Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria - Dialnet

Ir al contenido

Ayuda

Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria

La imagen de portada del libro no está disponible

Información General

Editores: Universidad de Las Palmas de Gran Canaria
Año de publicación: 1994
País: España
Idioma: español
Recoge los contenidos presentados a: Congreso de Diseño de Circuitos Integrados (9. 1994. Maspalomas).
Texto completo no disponible (Saber más ...)

Resumen

La importancia de los sistemas con control distribuido aumenta cuando crece el tamaño del sistema a diseñar y su velocidad. En este trabajo se estudian las técnicas de descripción en VHDL de los mecanismos de comunicación entre módulos de un sistema con control distribuido, presentándose las descripciones VHDL sintetizables de diferentes mecanismos, así como su comparación mediante ejemplos, con sistemas con control central.

Listado de artículos

- Sesiones plenarias
  - High speed systems: into the 21st Century
    Kamran Eshraghian
    págs. 3-3
  - Physical design for giga scale CMOS VLSI
    Sung-Mo Kang
    págs. 4-4
  - BiCMOS trends
    Hans-Joergen Pfleiderer
    págs. 5-5
- Síntesis de alto nivel
  - Herramienta para el diseño de arquitecturas VLSI utilizando sistemas basados en el conocimiento
    Félix Moreno
    - Resumen
    págs. 9-17
  - Especificaciones de alto nivel usando VHDL
    José Manuel Mendías Cuadros, Román Hermida Correa, Rafael Aurelio Moreno Vozmediano, M. Fernández, P. Rupérez Arribas
    - Resumen
    págs. 18-23
  - Sistema inteligente de exploración RT: Aplicaciones a la síntesis de sistemas
    R. Tabuenca, Eugenio Villar Bonet, Pablo Pedro Sánchez Espeso
    - Resumen
    págs. 24-29
  - Descripción de sistemas con múltiples unidades de control en VHDL
    Isabel Hidalgo, Eugenio Villar Bonet, Pablo Pedro Sánchez Espeso
    págs. 30-35
- Redes neuronales y lógica difusa
  - Chip ART1 analógico CMOS de alta velocidad en modo de corriente
    T. Serrano, B. Linares-Barranco, José Luis Huertas Díaz
    - Resumen
    págs. 39-44
  - Implementación digital de un controlador difuso SISC
    Carlos Jesús Jiménez Fernández, Santiago Sánchez Solano, Ángel Barriga Barros, José Luis Huertas Díaz
    págs. 45-50
  - Implementación mixta analógico-digital de modelos de redes neuronales artificiales
    J. M. Moreno, F. Castillo, Jordi Madrenas Boadas, Joan Cabestany Moncusí
    - Resumen
    págs. 51-56
  - Implementación de una FAM programable mediante FPGA's
    Mario Reyes de los Mozos, Elena Valderrama Vallès, Takeshi Yamakawa
    - Resumen
    págs. 57-61
- Pósters de técnicas de diseño y test (1)
  - Técnica para la resolución del problema de disipación térmica en sistemas electrónicos USLI de alta velocidad (desarrollo y simulación)
    Juan Bedmar Zamora, J. A. de la Puente, Juan María Pérez Oria
    - Resumen
    págs. 65-74
  - Generación de patrones de test mediante diferencias booleanas y coeficientes de Reed-Muller
    Consolación Gil Montoya, Julio Ortega Lopera
    - Resumen
    págs. 75-76
  - Diseño e implementación de ASICS utilizando como paso intermedio dispositivos de lógica programable
    Carlos Amuchastegui Uriarte, F. Aritzi, J. J. Sánchez, J. M. Pérez Toca, J. Gracia
    - Resumen
    págs. 77-78
  - Circuito diferencial tolerante al crosstalk
    J. A. Sainz, Antonio Rubio, A. Aledo
    - Resumen
    págs. 79-80
- Análisis y optimización
  - Un algoritmo para el análisis simbólico de circuitos integrados analógicos de gran tamaño
    Francisco V. Fernández Fernández, P. Wambacq, W. Sansen, Miguel A. Rodríguez Vázquez
    - Resumen
    págs. 83-88
  - Un método de estimación de área en síntesis de alto nivel
    Hortensia Mecha López, María Inés Fernández Camacho, Julio Septién del Castillo, Román Hermida Correa, R. Moreno
    - Resumen
    págs. 89-94
  - Un método para optimización de área de circuitos lógicos multinivel
    Juan Lanchares Dávila, J. M. Sánchez
    - Resumen
    págs. 95-98
  - Minimización de área de circuitos lógicos multinivel utilizando algoritmos genéticos
    Juan Lanchares Dávila, J. M. Sánchez
    - Resumen
    págs. 99-102
- Técnicas de test (1)
  - Análisis y modelación de accoplamientos parásitos a través de sustrato en circuitos CMOS
    Xavier Aragonès Cervera, Rachel F. Moll, Miquel Roca Adrover, Antonio Rubio
    - Resumen
    págs. 105-110
  - Diseño para testabilidad de estructuras bicuadráticas
    Diego Vázquez García de la Vega, Adoración Rueda Rueda, José Luis Huertas Díaz
    - Resumen
    págs. 111-116
  - Simulación de fallos en un entrono VHDL
    Marta García, Isabel Hidalgo, Pablo Pedro Sánchez Espeso
    - Resumen
    págs. 117-122
- Redes neuronales y lógica difusa (2)
  - Estudio de divisores analógicos CMOS para controladores difusos
    Iluminada Baturone Castillo, Santiago Sánchez Solano, Ángel Barriga Barros, José Luis Huertas Díaz
    - Resumen
    págs. 125-130
  - Circuitos CMOS para adaptación de funciones de pertenencia en chpis "Neuro-Fuzzy"
    Fernando Vidal Verdú, Bernabe Linares Barranco, Ángel Benito Rodríguez Vázquez
    - Resumen
    págs. 131-136
  - Bloques básicos en modo de corriente para el diseño de redes neuronales caóticas
    Manuel Delgado Restituto, Rafael López de Ahumada Gutiérrez, Ángel Benito Rodríguez Vázquez
    - Resumen
    págs. 137-142
- Circuitos para transmisión digital (1)
  - Simulación de fuentes de tráfico ATM mediante lenguaje Verilog HDL
    Alfonso González Imbroda, A. Torres-Ruiz, Antonio Díaz Estrella, A. Jurado, Juan Ramón Heredia Larrubia
    - Resumen
    págs. 145-150
  - Aspectos críticos de un controlador para ATM y AAL
    José M. Tapia, J. Carlos Calderón, Enric Corominas, Luis París García
    - Resumen
    págs. 151-156
  - Multicontrolador de canales HDLC para aplicaciones de RDSI: ASIC L2RP
    A. Fernández León, A. López Alonso, G. López Alonso, F. Moreno Gómez
    - Resumen
    págs. 157-162
  - Técnica de recuperación de reloj en transmisión digital en modo ráfaga para sistemas de fibra óptica: ASIC CPC
    Fernando Herrerías Martín, Charles A. Eldering, Raquel Martín Gómez, P. J. García Arribas
    - Resumen
    págs. 163-168
- Técnicas de test (2)
  - Detección y diagnosis de fallos multinivel en circuitos digitales con diseño estructurado para la testabilidad
    Miguel A. Manzano, José Manuel Solana Quirós
    - Resumen
    págs. 171-176
  - ATPG para circuitos secuenciales síncronos con scan parcial
    Miguel Ángel Allende Recio, M. Martínez, Salvador Bracho
    - Resumen
    págs. 177-182
  - Un generador de vectores de test deterministas basado en autómatas celulares (CA)
    M. J. López, M. Martínez, Salvador Bracho
    - Resumen
    págs. 183-188
- Redes neuronales y lógica difusa (3)
  - CNN reconfigurable para adquisición y procesamiento de imágenes binarias mediante la detección de componentes conectados
    R. Carmona, S. Espejo, Rafael Domínguez Castro, Miguel A. Rodríguez Vázquez
    - Resumen
    págs. 191-196
  - Unidad aritmética con paralelismo configurable para emular redes neuronales
    Narcís Avellana, F. Lisa, Mario Reyes de los Mozos, Elena Valderrama Vallès
    - Resumen
    págs. 197-201
- Pósters de técnicas de diseño y test (2)
  - Diseño de una biblioteca de celdas asíncronas compatibles con ES2
    Laureano Sintes, Joaquín Saiz, J. Carrabina
    - Resumen
    págs. 209-211
  - Caracterización dinámica de celdas digitales
    Josep M. Pérez, J. Carrabina
    - Resumen
    págs. 212-213
  - Diseño de una biblioteca de celdas digitales CMOS en tecnología SOI
    Jordi Riera, J. Carrabina
    - Resumen
    págs. 214-215
  - Simulación numérica de un dispositivo electrónico: aplicación a estructuras PNPN
    J. C. Jiménez, A.H. Cachero
    - Resumen
    págs. 216-217
- CAD y diseño físico
  - Compilación de células en tecnología GaAs
    J. A. Montiel, Valentín de Armas Sosa, Roberto Sarmiento, A. Núñez
    - Resumen
    págs. 221-226
  - GELSA: una herramienta para el layout automático de circuitos analógicos
    Juan A. Prieto, Adoración Rueda Rueda, José María Quintana Toledo, José Luis Huertas Díaz
    - Resumen
    págs. 227-231
  - Sensibilidad exacta de caminos en análisis temporal
    R. Peset Llopis, A. J. Velasco, J. Carrabina
    - Resumen
    págs. 232-238
  - Modelos de retraso dinámicos para puertas estáticas CMOS: (basados en la propagación de pulsos)
    Manuel Jesús Bellido Díaz, Antonio José Acosta Jiménez, R. Núñez, Ángel Barriga Barros, Manuel Valencia Barrero
    págs. 239-244
- Circuitos para prácticas docentes
  - El proceso didáctico microprogramable ILA9200
    Manel Moré, Eduard Lecha, Fernando Rincon Calle, Xavier Formatje, Lluís Terés Terés, Teresa Osés, Jordi Aguiló Llobet
    - Resumen
    págs. 247-250
  - Sencillo computador microprogramado para fines docentes
    Adela Serna Rodríguez, Manuel Sánchez López
    - Resumen
    págs. 251-254
  - Sistemas flexibles y reutilizables para la realización de prácticas basados en FPGAs
    Eduard Lecha, Manel Moré, Lluís Terés Terés
    - Resumen
    págs. 255-259
  - Sistema de adquisición basado en frecuencímetro
    J. F. Delgado, José Alberto Rabadán Borges, J. A. Montiel, Roberto Sarmiento
    - Resumen
    págs. 260-265
- Técnicas de test (3)
  - Puentes en circuitos CMOS secuenciales: su irredundancia no implica testabilidad por IDDQ
    R. Rodriguez Montanes, J. Figueras
    - Resumen
    págs. 269-274
  - Diseño de circuitos integrados Iddq testeables basados en celdas CMOS
    C. Ferrer, J. Oliver, Antonio Rubio, M. Rullán
    - Resumen
    págs. 275-280
  - Sensor BIC con tensión de referencia implícita: una nueva posibilidad para el test por corriente
    Emili Lupon, Cristina Martínez
    - Resumen
    págs. 281-286
  - Análisis de la respuesta en el test de Iddt en circuitos integrados mixtos
    J. Argüelles, M. Martínez, Salvador Bracho
    - Resumen
    págs. 287-292
- Pósters de técnicas de diseño y arquitecturas específicas
  - Cálculo del error cuadrático o absoluto en un FPGA para su uso en un codificador de vídeo MPEG2
    Federico García Salzmann
    - Resumen
    págs. 295-296
  - Arquitectura VLSI para la síntesis digital directa de frecuencias
    Manuel C. Rodríguez, César Sánz Alvaro, Juan M. L. Navarro, Juan M. Meneses Chaus
    - Resumen
    págs. 297-298
  - Implementación analógica de un circuito generador de funciones no lineales tipo sigmoides
    M. A. Cabrera-Pinto, José Alberto Rabadán Borges, C. Santana, Jose Francisco López Feliciano
    - Resumen
    págs. 299-300
  - Generador de vectores de test en mares de puertas (SOG)
    M. J. López, M. Martínez, Salvador Bracho
    - Resumen
    págs. 301-304
- Simulación y verificación
  - Verificación de circuitos independientes de la velocidad con modelos simbólicos de redes de Petri
    Oriol Roig, Enric Pastor, Jordi Cortadella Fortuny
    - Resumen
    págs. 307-312
  - SymSim: simulador de circuitos digitales
    Lluís Ribas, J. Carrabina
    - Resumen
    págs. 313-318
  - Análisis de la actividad nodal en circuitos digitales CMOS: estimación del consumo
    M. A. Ortega, J. Figueras
    - Resumen
    págs. 319-324
  - Integración del análisis y mejora de la testabilidad en una herramienta de SAN
    Katzalin Olcoz, Francisco Tirado Fernández, Hortensia Mecha López, Daniel Mozos Muñoz, José Manuel Mendías Cuadros
    - Resumen
    págs. 325-330
- Dispositivos y tecnologías
  - Un nuevo método iterativo para la resolución de la ecuación de Poisson no-lineal en el proceso de simulación 3D de semiconductores
    T. F. Pena, Javier Díaz Bruguera, Emilio López Zapata
    - Resumen
    págs. 333-338
  - Análisis y simulación de transistores bipolares de heterounión de Si/SiGe, AlGaAs/GaAs y InP/InGaAs
    Juan Miguel López González, Lluís Prat Viñas
    - Resumen
    págs. 339-344
  - Efectos de la radiación en tecnologías digitales CMOS
    E. García, Benjamín Iñiguez Nicolau, Miquel Roca Adrover, S. Sureda, J. Segura
    - Resumen
    págs. 345-350
- Circuitos para transmisión digital (2)
  - Lazo codificador para un sistema MPEG-2 en tiempo real
    J.M. Fernández, Sadot Alexandres Fernández, César Sánz Alvaro, Juan M. Meneses Chaus
    - Resumen
    págs. 353-358
  - Realización sobre FPGAs del módulo de decisión para la DCT en MPEG
    César Sánz Alvaro, José M. Fernández, Sadot Alexandres Fernández, Juan M. Meneses Chaus
    - Resumen
    págs. 359-364
  - Implementación del operador de Sobel en un circuito integrado de aplicación específica
    Montserrat Bóo Cepeda, Elisardo Antelo Suárez, Javier Díaz Bruguera
    - Resumen
    págs. 365-370
  - Circuitos integrados de comunicación serie para adquisición de datos
    Gerardo Aranguren Aramendia, José Luis Martín, Luis A. L. Nozal
    - Resumen
    págs. 371-375
- Circuitos analógicos
  - Caracterización de convertidores A/D y D/A a partir de modelos con descripción estadística
    Eduardo Jose Peralias Macias, Adoración Rueda Rueda, José Luis Huertas Díaz
    - Resumen
    págs. 379-384
  - Análisis de sensibilidad en filtros de corrientes conmutadas
    Alberto Yúfera García, Adoración Rueda Rueda, José Luis Huertas Díaz
    - Resumen
    págs. 385-390
  - Filtros VLSI en modo de corriente usando convectores
    Santiago Celma, Inmaculada Gutiérrez, Pedro Antonio Martínez Martínez
    - Resumen
    págs. 391-396
  - Distorsión armónica en moduladores SC Sigma-Delta
    Fernando Manuel Medeiro Hidalgo, Belén Pérez Verdú, Miguel A. Rodríguez Vázquez, José Luis Huertas Díaz
    - Resumen
    págs. 397-401
- Arquitectura de procesadores
  - Realización de un procesador FFT en tecnología GaAs
    Roberto Sarmiento, R. Esper Chaín, Jose Francisco López Feliciano, Valentín de Armas Sosa
    - Resumen
    págs. 405-411
  - Unidad artimético lógica de la arquitectura SPARC a 300 MHz
    Valentín de Armas Sosa, J. Francisco López de la Peña Saldías, J. A. Montiel, Roberto Sarmiento
    - Resumen
    págs. 417-422
  - Diseño de un microprocesador RISC para buses industriales
    Francisco Manuel Morales Medina
    - Resumen
    págs. 423-428
- Pósters de arquitecturas específicas y redes neuronales (1)
  - Procesador FFT
    Sergio Romero Montiel, Manuel Sánchez López
    - Resumen
    págs. 431-433
  - Convertidor A/D flash CMOS de alta velocidad y área reducida: propuesta de arquitectura y optimización
    J. San José, Jordi Madrenas Boadas, J. M. Moreno, Joan Cabestany Moncusí
    - Resumen
    págs. 434-435
  - El circuito integrado UTAK2, un procesador neuronal con aprendizaje
    F. Castillo, J. M. Moreno, Joan Cabestany Moncusí
    - Resumen
    págs. 436-437
- Circuitos analógicos (2)
  - Una herramienta para la simulación del desapareamiento en circuitos analógicos
    Rafael Rodríguez Macías, Miguel A. Rodríguez Vázquez, Francisco V. Fernández Fernández, José Luis Huertas Díaz
    - Resumen
    págs. 441-446
  - Normalización de señales multidimensionales usando circuitos CMOS en modo de corriente
    Fernando Vidal Verdú, Bernabe Linares Barranco, Ángel Benito Rodríguez Vázquez
    - Resumen
    págs. 447-450
  - Circuito CMOS de control automático de ganancia (AGC) 0/60 dB de bajo consumo y alto rango dinámico
    Raquel Pérez-Aloe Valverde, José María Valverde Valverde, Juan Francisco Duque Carrillo
    - Resumen
    págs. 451-456
  - Simulación de impedancias: realización MOSFET-C de una autoinducción
    Luis Serrano Arriezu, Alfonso Carlosena García, Rafael Cabeza Laguna
    págs. 457-461
- Diseño digital
  - Diseño de un sumador autotemporizado de propagación de acarreo basado en cadenas de Manchester
    F. Javier Escribá, Juan Antonio Carrasco López
    - Resumen
    págs. 465-470
  - A minimaly redundant radix-4 divider with operands scaling
    Luis Montalvo Lobo, Alain Guyot
    - Resumen
    págs. 471-476
  - Diseño eficiente de un elemento-C de Muller basado en puertas umbral CMOS
    José María Quintana Toledo, Adoración Rueda Rueda, María José Avedillo de Juan, M.C. Baena
    - Resumen
    págs. 477-481
- Circuitos de control industrial
  - ASIC mixto para un temporizador industrial
    Emili Lupon, Luz Balado, R. Rodriguez Montanes
    - Resumen
    págs. 485-490
  - ENERCHIP: circuito integrado para control energético
    Teresa Riesgo, J. Uceda, J.L. Ramos, J.A. Torres
    - Resumen
    págs. 491-496
  - Implementación ASIC de una estrategia de modulación PWM optimizada para control de motores eléctricos asíncronos
    C. Ruiz, Amaya Ibarra, J.L. Canales Muñoz, Carlos Amuchastegui Uriarte, F. Uranga, G. Álvarez, J.L. Salazar
    - Resumen
    págs. 497-501
- Memorias y PLAS
  - Estrategia de dimensionado para matrices de memorias ROM en Arseniuro de galio
    Jose Francisco López Feliciano, J. A. Montiel, Roberto Sarmiento, A. Núñez
    - Resumen
    págs. 505-510
  - Diseño y optimización de memorias cache para sistemas empotrados mediante descripción gráfica del comportamiento
    Martha E. Pérez Reyes, G. Fleischmann, F. Röβler
    - Resumen
    págs. 511-516
  - Implementación de FIFOs mediante arquitecturas lineales autotemporizadas VLSI
    Antonio José Acosta Jiménez, Manuel Jesús Bellido Díaz, Ángel Barriga Barros, Manuel Valencia Barrero
    - Resumen
    págs. 517-522
  - Plegado óptimo de PLAs mediante satisfactoriedad booleana
    M.P. Parra, María José Avedillo de Juan, José María Quintana Toledo
    - Resumen
    págs. 523-528
- Circuitos para procesado en tiempo real
  - AutCel: un circuito integrado para cifrado continuo basado en autómatas celulares
    Diego Santos, Alberto Muñoz, Ángela Martín, Juan M. Meneses Chaus
    - Resumen
    págs. 531-535
  - Sistema de reconocimiento de habla en tiempo real para PC basado en circuitos ASIC
    J.M. Fernández, F. Moreno, Sadot Alexandres Fernández, Juan M. Meneses Chaus
    - Resumen
    págs. 536-541
  - Arquitectura orientada al diseño de procesadores para tratamiento en tiempo real de ventanas en imágenes digitales
    Domingo Benítez Díaz, J. Carrabina, J. Méndez Rodríguez
    - Resumen
    págs. 542-546
- FPGAs
  - Un estudio sobre circuitos segmentados en FPGAs
    Eduardo I. Boemo Scalvinoni, Guillermo González de Rivera, Sergio López Buedo, Juan M. Meneses Chaus
    - Resumen
    págs. 549-554
  - Metología de diseño de controladores lógicos activados por francos y/o niveles para su realización con LCAs
    L. Jacobo Álvarez Ruiz de Ojeda, Juan J. Rodríguez Andina, Enrique Mandado
    - Resumen
    págs. 555-560
  - Diseño de controladores lógicos seguros ante averías con FPGAs, mediante descripciones de comportamiento
    Juan J. Rodríguez Andina, L. Jacobo Álvarez Ruiz de Ojeda, Enrique Mandado
    - Resumen
    págs. 561-566
  - Módulo reconfigurable basado en FPGA
    Carlos Betancor Martín, Margarita L. Marrero Martín, Aurelio Vega Martínez
    - Resumen
    págs. 567-571
- Pósters de arquitecturas específicas y redes neuronales (2)
  - Simulación de un coprocesador neuronal que emula mapas autoorganizados
    Bonifacio Martín del Brío, Nicolás Medrano Marqués
    - Resumen
    págs. 575-576
  - Una arquitectura para la extracción en tiempo real de los coeficientes de predicción lineal de una señal de voz
    J. Rodríguez, F. Ríos, Rafael Escaño Quero, J.F. Martín
    - Resumen
    págs. 577-578
  - Un ASIC analizador de la intensidad de la voz y su evolución temporal
    J.F. Martín, F. Ríos, J. Rodríguez, Rafael Escaño Quero
    - Resumen
    págs. 579-580
  - Concepción y simulación mediante lenguaje Verilog de una arquitectura para la codificación de imágenes
    F.J. Díaz, Ángel María Burón Romero, José Manuel Solana Quirós
    - Resumen
    págs. 581-586

Fundación Dialnet

Acceso de usuarios registrados

Imagen de identificación

¿Olvidó su contraseña?

¿Es nuevo? Regístrese

Ventajas de registrarse

Dialnet Plus

Opciones de compartir

Opciones de entorno

Sugerencia / Errata

© 2001-2024 Fundación Dialnet · Todos los derechos reservados

Coordinado por: