En este artículo se describe un sistema hardware que realiza en tiempo real las operaciones correspondientes al lazo codificador de un compresor de vídeo basado en la norma MPEG-2 (Test Model 4.2) [1]. Las funciones básicas cubiertas son: Transformadas Directa e Inversa de Coseno (FDCT e IDCT), Cuantificaciones Directa e Inversa (DQ e IQ) y Sumador de los datos de predicción. El prototipo ha sido desarrollado con circuitos FPGA y componentes MSI y VLSI comerciales.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados