Plegado óptimo de PLAs mediante satisfactoriedad booleana

• Autores: M.P. Parra, María José Avedillo de Juan, José María Quintana Toledo
• Localización: Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria, 1994, págs. 523-528
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • En esta comunicación se propone un algoritmo para el plegado óptimo de PLAs basado en la formulación del mismo como problema de satisfactoriedad booleana. Se deriva una expresión lógica tal que un asignamiento de variables que la satisfaga determina un plegado con un número mínimo de columnas. El algoritmo propuesto utiliza BDDs para representar funciones booleanas e incorpora técnicas de reducción novedosas. Los resultados preliminares obtenidos son satisfactorios.