Se presenta un circuito CMOS para la operación de normalización, que está orientado a la realización electrónica de sistemas "neuro-fuzzy". El circuito es de complejidad O(n) y usa menos componentes activos que otras propuestas previas, lo que lo hace más adecuado para los elevados niveles de complejidad necesarios en estos sistemas de procesamiento inteligente de información. Además requiere solo transistores como primitivas, lo cual es ventajoso para su fabricación en tecnologías CMOS standard. Finalmente, opera en modo de corriente y no se basa en el uso de realimentación para realizar la operación de normalización, por lo que tiene mucho mejor respuesta transitoria que los normalizadores CMOS previos. Se incluyen resultados de simulación con HSPICE, así como resultados de un prototipo fabricado en una tecnología CMOS n-well de 1.6μm con poly simple metal doble.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados