Concepción y simulación mediante lenguaje Verilog de una arquitectura para la codificación de imágenes

• Autores: F.J. Díaz, Ángel María Burón Romero, José Manuel Solana Quirós
• Localización: Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria, 1994, págs. 581-586
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • En este trabajo se presenta el diseño de una arquitectura para la codificación de imágenes mediante la Transformada Bidimensional de Haar. Las dos partes principales de la arquitectura son la dedicada al cómputo de los coeficientes y la que efectúa la selección y codificación de los coeficientes que aportan mayor cantidad de información. La descripción en lenguaje Verilog de su totalidad ha permitido verificar su correcto funcionamiento. El nivel de detalle de la descripción ha sido variable, habiéndose determinado en función de las características propias de cada bloque.