Diseño de un sumador autotemporizado de propagación de acarreo basado en cadenas de Manchester

• Autores: F. Javier Escribá, Juan Antonio Carrasco López
• Localización: Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria, 1994, págs. 465-470
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • En este trabajo se presenta un diseño modular de un sumador autotemporizado que utiliza dos cadenas Manchester para propagar los acarreos. El sumador satisface las condiciones de temporización típicas de un diseño asíncrono basado en el modelo "bundled-data, bounded-delay". Con una complejidad (número de transistores) similar a la de otros sumadores autotemporizados, que propagan los acarreos usando lógica DCVSL ("differential cascode switch level logic") o lógica dominó, el sumador propuesto es significativamente más rápido. Para distribución uniforme de los operandos y una longitud de 32 bits, el sumador, diseñado con una tecnología CMOS de 1.6 μm, tiene un retardo medio de 8.4 ns, mientras que un sumador de propagación realizado con lógica DCVSL tiene un retardo medio de 12.6 ns.