En este trabajo se describe un entorno de test para la diagnosis de circuitos digitales con diseño estructurado para su testabilidad. Este entorno dispone de un ATPG y de un localizador de fallos (EAFL) para fallos de tipo stuck-open y sutck-on en transistores MOS, así como de una serie de utilidades en la descripción de los circuitos que permiten establecer una estrategia jerárquica de aproximación a la diagnosis multinivel de fallos múltiples que reduce el orden de complejidad de la solución computacional del problema.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados