Detección y diagnosis de fallos multinivel en circuitos digitales con diseño estructurado para la testabilidad

• Autores: Miguel A. Manzano, José Manuel Solana Quirós
• Localización: Actas del IX Congreso de Diseño de Circuitos Integrados, 9, 10 y 11 de noviembre de 1994, Maspalomas, Gran Canaria, 1994, págs. 171-176
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • En este trabajo se describe un entorno de test para la diagnosis de circuitos digitales con diseño estructurado para su testabilidad. Este entorno dispone de un ATPG y de un localizador de fallos (EAFL) para fallos de tipo stuck-open y sutck-on en transistores MOS, así como de una serie de utilidades en la descripción de los circuitos que permiten establecer una estrategia jerárquica de aproximación a la diagnosis multinivel de fallos múltiples que reduce el orden de complejidad de la solución computacional del problema.