En este artículo se presenta una técnica de simulación de fallos en VHDL, independiente del modelo de fallos que se esté utilizando. Se parte de la utilización del modelo elaborado de una descripción VHDL, como entrada al simulador de fallos, y se define un nuevo concepto, los "segmentos", dentro de la descripción VHDL, para incrementar la eficiencia del proceso de simulación.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados