InstitucionesÁrea de conocimientoPortal Institucional (Dialnet CRIS)Identificadores de autorPeriodo de publicación recogido
|
|
|
Sistemas asíncronos: conceptos básicos y caracterización de rendimiento
José Manuel Colmenar, José Ignacio Hidalgo Pérez, Juan Lanchares Dávila, Antonio Óscar Garnica Alcazar
Anales de ingeniería técnica en informática de sistemas, Nº. 1, 2007, págs. 83-91
José Ignacio Hidalgo Pérez, José Manuel Velasco Cabo, Juan Lanchares Dávila, Sergio Contador, Antonio Óscar Garnica Alcazar
XVIII Conferencia de la Asociación Española para la Inteligencia Artificial (CAEPIA 2018): avances en Inteligencia Artificial. 23-26 de octubre de 2018 Granada, España / coord. por Francisco Herrera Triguero, Alicia Troncoso Lara, Sergio Damas Arroyo, 2018, ISBN 978-84-09-05643-9, págs. 698-705
Parallel and Distributed Optimization of Dynamic Data Structures for Multimedia Embedded Systems
José Luis Risco Martín, David Atienza Alonso, José Ignacio Hidalgo Pérez, Juan Lanchares Dávila
Parallel and Distributed Computational Intelligence / Francisco Fernández de Vega (ed. lit.), Erick Cantú-Paz (ed. lit.), 2010, ISBN 9783642106743, págs. 263-290
Un Algoritmo Genético Multi-Objetivo para la Optimización de Memoria Dinámica en Sitemas Empotrados
José Ignacio Hidalgo Pérez, David Atienza Alonso, S. Belmar, C. M. González, P. Virseda, Juan Lanchares Dávila, Francisco Fernández de Vega
Actas del V Congreso Español sobre Metaheurísticas, Algoritmos Evolutivos y Bioinspirados / Francisco Almeida Rodriguez (ed. lit.), María Belén Melián Batista (ed. lit.), José Andrés Moreno Pérez (ed. lit.), José Marcos Moreno Vega (ed. lit.), 2007, ISBN 978-84-690-3470-5, págs. 323-330
Adaptación de un simulador de potencia para unidades funcionales en procesadores de alto rendimiento
Guadalupe Miñana, Antonio Óscar Garnica Alcazar, José Ignacio Hidalgo Pérez, Juan Lanchares Dávila, José Manuel Colmenar
Actas de las XVI Jornadas de Paralelismo. [JP'2005] / coord. por Jornadas de Paralelismo, 2005, ISBN 8497324307, págs. 293-300
Diseño de sistemas multi-FPGA mediante algoritmos genéticos y programación genética
José Ignacio Hidalgo Pérez, Francisco Fernández, Juan Lanchares Dávila, Juan Manuel Sánchez Pérez
SAAEI'02: IX Seminario Anual de Automática, Electrónica Industrial e Instrumentación, Universidad de Alcalá, Alcalá de Henares, 18, 19 y 20 de septiembre de 2002 / coord. por Manuel Ramón Mazo Quintas, Vol. 1, 2002, ISBN 9788481385137, págs. 515-518
Diseño e implementación de los elementos básicos de un dispositivo lógico programable
Juan Manuel Sánchez Pérez, José Luis Imaña Pascual, Juan Lanchares Dávila, J. González
Diseño de circuitos integrados: actas del VI Congreso. Santander, 11/15 de noviembre de 1991, 1991, ISBN 84-87412-61-0, págs. 479-483
Desarrollo de metodologías para síntesis y optimización de circuitos lógicos multinivel
Juan Lanchares Dávila
Tesis doctoral dirigida por Juan Manuel Sánchez Pérez (dir. tes.). Universidad Complutense de Madrid (1995).
Reducción del consumo de potencia en unidades funcionales mediante cotejo de códigos de operación
Tesis doctoral dirigida por José Ignacio Hidalgo Pérez (dir. tes.), Juan Lanchares Dávila (dir. tes.), Antonio Óscar Garnica Alcazar (dir. tes.). Universidad Complutense de Madrid (2009).
Memorias cache adaptativas en procesadores smt: adaptative cache memories for smt processors
Tesis doctoral dirigida por David H. Albonesi (dir. tes.), Antonio Óscar Garnica Alcazar (dir. tes.), Juan Lanchares Dávila (dir. tes.). Universidad Complutense de Madrid (2009).
José Manuel Colmenar Verdugo
Tesis doctoral dirigida por José Ignacio Hidalgo Pérez (dir. tes.), Juan Lanchares Dávila (dir. tes.), Antonio Óscar Garnica Alcazar (dir. tes.). Universidad Complutense de Madrid (2008).
Técnicas de partición y ubicación para sistemas multi-FPGA basadas en algoritmos genéticos
Tesis doctoral dirigida por Juan Lanchares Dávila (dir. tes.). Universidad Complutense de Madrid (2001).
Optimización del diseño físico de circuitos digitales orientado a dispositivos reconfigurables
Juan de Vicente Albendea
Tesis doctoral dirigida por Juan Lanchares Dávila (dir. tes.). Universidad Complutense de Madrid (2001).
Metodología para el diseño de circuitos asincronos pseudo-insensibles a retardos
Tesis doctoral dirigida por Juan Lanchares Dávila (dir. tes.), Juan Manuel Sánchez Pérez (codir. tes.). Universidad Complutense de Madrid (2001).
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados