Identificadores de autorPeriodo de publicación recogido
|
|
|
Arquitecturas inconclusas: una perspectiva desde la Inteligencia Artificial
Elena Merino Gómez, Fernando Moral Andrés, Pedro Reviriego Vasallo
EGA: revista de expresión gráfica arquitectónica, ISSN-e 2254-6103, ISSN 1133-6137, Vol. 28, Nº. 48, 2023 (Ejemplar dedicado a: in conversation with... Andrés Perea Ortega), págs. 254-267
Low delay Single Error Correction and Double Adjacent Error Correction (SEC-DAEC) codes
Jiaqiang Li, Pedro Reviriego Vasallo, Liyi Xiao, Zhaochi Liu, Linzhe Li, Anees Ullah
Microelectronics reliability, ISSN 0026-2714, Nº. 97, 2019, págs. 31-37
Improving Instruction TLB Reliability with Efficient Multi-bit Soft Error Protection
Vahdaneh Kiani, Pedro Reviriego Vasallo
Microelectronics reliability, ISSN 0026-2714, Nº. 93, 2019, págs. 29-38
Seu and Sefi error detection and correction on a ddr3 memory system
Ana Cóbreces, Alberto Regadío Carretero, Jesús Tabero Godino, Pedro Reviriego Vasallo, Alfonso Sánchez-Macián, Juan Antonio Maestro
Microelectronics reliability, ISSN 0026-2714, Nº. 91-1, 2018, págs. 23-30
Opcode vector: An efficient scheme to detect soft errors in instructions
Jorge Martinez, Mert Atamaner, Pedro Reviriego Vasallo, Oguz Ergin, Marco Ottavi
Microelectronics reliability, ISSN 0026-2714, Nº. 86, 2018, págs. 92-97
Modular fault tolerant processor architecture on a SoC for space
Jesús Tabero Godino, Alberto Regadío Carretero, César Pérez, Jesús Pazos, Pedro Reviriego Vasallo, Alfonso Sánchez-Macián, Juan Antonio Maestro
Microelectronics reliability, ISSN 0026-2714, Nº. 83, 2018, págs. 84-90
Fault tolerant encoders for Single Error Correction and Double Adjacent Error Correction codes
Shanshan Liu, Pedro Reviriego Vasallo, Juan Antonio Maestro, Liyi Xiao
Microelectronics reliability, ISSN 0026-2714, Nº. 81, 2018, págs. 167-173
Alexis Ramos, Juan Antonio Maestro, Pedro Reviriego Vasallo
Microelectronics reliability, ISSN 0026-2714, Nº. 78, 2017, págs. 205-211
A method to recover critical bits under a double error in SEC-DED protected memories
Shanshan Liu, Pedro Reviriego Vasallo, Liyi Xiao, Juan Antonio Maestro
Microelectronics reliability, ISSN 0026-2714, Nº. 73, 2017, págs. 92-96
Shanshan Liu, Pedro Reviriego Vasallo, Alfonso Sánchez-Macián, Juan Antonio Maestro, Liyi Xiao
Microelectronics reliability, ISSN 0026-2714, Nº. 69, 2017, págs. 126-129
Implementing Double Error Correction Orthogonal Latin Squares Codes in SRAM-based FPGAs
Mustafa Demirci, Pedro Reviriego Vasallo, Juan Antonio Maestro
Microelectronics reliability, ISSN 0026-2714, Nº. 56, 2016, págs. 221-227
Modelos de negocio en la industria microelectrónica IDMs versus "fabless-foundries"
Pedro Reviriego Vasallo
Mundo electrónico, ISSN 0300-3787, Nº 360, 2005, págs. 28-31
Sistema integrado para el control de ruidos ambientales
José Elías Arias, Juan Santos, Cristina Mateos, Javier de Pedro, Pedro Reviriego Vasallo
Mundo electrónico, ISSN 0300-3787, Nº 285, 1998, págs. 56-58
Estudio de la implementacion digital de los filtros de separación de vías en sistemas de altavoces
Pedro Reviriego Vasallo
Tesis doctoral dirigida por Ramón García Gómez (dir. tes.). Universidad Politécnica de Madrid (1997).
Tesis doctoral dirigida por Pedro Reviriego Vasallo (dir. tes.), Juan Antonio Maestro (codir. tes.). Universidad Antonio de Nebrija (2018).
Tesis doctoral dirigida por Juan Antonio Maestro (dir. tes.), Pedro Reviriego Vasallo (codir. tes.). Universidad Antonio de Nebrija (2018).
High-level methodologies to implement energy efficient fault tolerant registers
Tesis doctoral dirigida por Pedro Reviriego Vasallo (dir. tes.), Juan Antonio Maestro (codir. tes.). Universidad Antonio de Nebrija (2018).
Jorge Alberto Martínez Ladrón de Guevara
Tesis doctoral dirigida por Juan Antonio Maestro (dir. tes.), Pedro Reviriego Vasallo (codir. tes.). Universidad Antonio de Nebrija (2017).
Soft error mitigation in commercial off-the-shelf (cots) fpgas with ecc-based techniques
Tesis doctoral dirigida por Pedro Reviriego Vasallo (dir. tes.), Juan Antonio Maestro (codir. tes.). Universidad Antonio de Nebrija (2017).
A new methodology to systemize the design of fault-tolerant circuits based on system knowledge
Tesis doctoral dirigida por Pedro Reviriego Vasallo (dir. tes.), Juan Antonio Maestro (codir. tes.). Universidad Antonio de Nebrija (2011).
Tesis doctoral dirigida por Juan Antonio Maestro (dir. tes.), Pedro Reviriego Vasallo (codir. tes.). Universidad Antonio de Nebrija (2011).
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados