InstitucionesÁrea de conocimientoPortal Institucional (Dialnet CRIS)Identificadores de autorPeriodo de publicación recogido
|
|
|
Sergio Contador Pachón, Marta Botella Serrano, Antonio Óscar Garnica Alcazar, José Manuel Velasco Cabo, Aranzanzu Aramendi Zurimendi, Remedios Rodríguez Martínez, Esther Maqueda Villaizán, José Ignacio Hidalgo Pérez
Endocrinología, Diabetes y Nutrición, ISSN-e 2530-0164, Vol. 68, Nº. 3, 2021, págs. 170-174
Sistemas asíncronos: conceptos básicos y caracterización de rendimiento
José Manuel Colmenar, José Ignacio Hidalgo Pérez, Juan Lanchares Dávila, Antonio Óscar Garnica Alcazar
Anales de ingeniería técnica en informática de sistemas, Nº. 1, 2007, págs. 83-91
José Ignacio Hidalgo Pérez, José Manuel Velasco Cabo, Juan Lanchares Dávila, Sergio Contador, Antonio Óscar Garnica Alcazar
XVIII Conferencia de la Asociación Española para la Inteligencia Artificial (CAEPIA 2018): avances en Inteligencia Artificial. 23-26 de octubre de 2018 Granada, España / coord. por Francisco Herrera Triguero, Alicia Troncoso Lara, Sergio Damas Arroyo, 2018, ISBN 978-84-09-05643-9, págs. 698-705
Adaptación de un simulador de potencia para unidades funcionales en procesadores de alto rendimiento
Guadalupe Miñana, Antonio Óscar Garnica Alcazar, José Ignacio Hidalgo Pérez, Juan Lanchares Dávila, José Manuel Colmenar
Actas de las XVI Jornadas de Paralelismo. [JP'2005] / coord. por Jornadas de Paralelismo, 2005, ISBN 8497324307, págs. 293-300
Metodología para el diseño de circuitos asincronos pseudo-insensibles a retardos
Antonio Óscar Garnica Alcazar
Tesis doctoral dirigida por Juan Lanchares Dávila (dir. tes.), Juan Manuel Sánchez Pérez (codir. tes.). Universidad Complutense de Madrid (2001).
Reducción del consumo de potencia en unidades funcionales mediante cotejo de códigos de operación
Tesis doctoral dirigida por José Ignacio Hidalgo Pérez (dir. tes.), Juan Lanchares Dávila (dir. tes.), Antonio Óscar Garnica Alcazar (dir. tes.). Universidad Complutense de Madrid (2009).
Memorias cache adaptativas en procesadores smt: adaptative cache memories for smt processors
Tesis doctoral dirigida por David H. Albonesi (dir. tes.), Antonio Óscar Garnica Alcazar (dir. tes.), Juan Lanchares Dávila (dir. tes.). Universidad Complutense de Madrid (2009).
José Manuel Colmenar Verdugo
Tesis doctoral dirigida por José Ignacio Hidalgo Pérez (dir. tes.), Juan Lanchares Dávila (dir. tes.), Antonio Óscar Garnica Alcazar (dir. tes.). Universidad Complutense de Madrid (2008).
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados