Periodo de publicación recogido
|
|
|
A Checkpointing Method with Small Checkpoint Latency
Masato Kitakami, B. Cai, Hideo Ito
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 91, Nº 3, 2008, págs. 857-861
Infering Pedigree Graphs from Genetic Distances
T. Tamura, Hideo Ito
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 91, Nº 2, 2008, págs. 162-169
Low-Cost IP Core Test Using Tri-Template-Based Codes
Gang Zeng, Hideo Ito
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 90, Nº 1, 2007, págs. 288-295
Redundant Design for Wallace Multiplier
Kazuteru Namba, Hideo Ito
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 89, Nº 9, 2006, págs. 2512-2524
Proposal of Testable Multi-Context FPGA Architecture
Kazuteru Namba, Hideo Ito
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 89, Nº 5, 2006, págs. 1687-1693
Concurrent Core Testing for SOC Using Merged Test Set and Scan Tree
Gang Zeng, Hideo Ito
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 89, Nº 3, 2006, págs. 1157-1164
Scan Design for Two-Pattern Test without Extra Latches
Kazuteru Namba, Hideo Ito
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 88, Nº 12, 2005, págs. 2777-2785
Deterministic Delay Fault BIST Using Adjacency Test Pattern Generation
Kazuteru Namba, Hideo Ito
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 88, Nº 9, 2005, págs. 2135-2142
X-Tolerant Test Data Compression for SOC with Enhanced Diagnosis Capability
Gang Zeng, Hideo Ito
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 88, Nº 7, 2005, págs. 1662-1670
Hybrid Pattern BIST for Low-Cost Core Testing Using Embedded FPGA Core
Gang Zeng, Hideo Ito
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 88, Nº 5, 2005, págs. 984-992
A Packet Loss Recovery Method Using Packets Arrives behind the Playout Time for CELP Decoding
Masahiro Serizawa, Hideo Ito
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 86, Nº 12, 2003, págs. 2775-2779
HCC: generalized hierarchical completely-connected networks
Toshinori Takabatake, Keiichi Kaneko, Hideo Ito
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 83, Nº 6, 2000, págs. 1216-1224
Defect and fault tolerance SRAM-based FPGAs by shifting the confoguration data
Abderrahim Doumar, Hideo Ito
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 83, Nº 5, 2000, págs. 1104-1115
Fast testable design for SRAM-based FPGAs
Abderrahim Doumar, Toshiaki Ohmameuda, Hideo Ito
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 83, Nº 5, 2000, págs. 1116-1127
On the activation function and fault tolerance in feedforward neural networks
Nait Charif Hammadi, Hideo Ito
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 81, Nº. 1, 1998, págs. 66-72
A learning algorithm for fault tolerant feedforward neural networks
Nait Charif Hammadi, Hideo Ito
IEICE transactions on information and systems, ISSN 0916-8532, Vol. 80, Nº. 1, 1997, págs. 21-27
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados