La arquitectura de computadores abarca el diseño y la organización de componentes hardware y software. Desempeña un papel central en la optimización del rendimiento, la utilización de recursos y la eficiencia energética en los sistemas informáticos, al tiempo que garantiza la compatibilidad, la escalabilidad y la seguridad. Un aspecto fundamental de la arquitectura de computadores es la aritmética de computadores, que se centra en el diseño y la optimización de las operaciones aritméticas en los sistemas digitales. Numerosas aplicaciones de diversos ámbitos dependen de la aritmética de computadores para operar con números reales. Estas incluyen, entre otras, la genómica, la bioinformática, el pronóstico del tiempo, el aprendizaje automático y la ciencia de datos.
Esta tesis examina la aritmética posit, un formato alternativo al omnipresente estándar de coma flotante IEEE 754 para representar y operar con números reales. Los nuevos formatos de representación como los posits han surgido para optimizar el equilibrio entre la precisión, el rango dinámico y el rendimiento de los cálculos numéricos. Ofrecen soluciones prometedoras para lograr una mayor precisión y eficiencia al tiempo que mitigan algunas de las limitaciones de las representaciones tradicionales. En el caso de la aritmética posit, ésta ofrece un rango dinámico más amplio en ciertas configuraciones, más bits de precisión en torno a más o menos uno, y solo dos casos especiales. Sin embargo, su precisión escalonada también reduce el número de bits de precisión disponibles para números grandes e introduce problemas a la hora de demostrar matemáticamente algunas de sus propiedades. Además, las herramientas para estudiar este formato emergente en profundidad aún no están completamente desarrolladas.
El objetivo principal de esta tesis fue avanzar en la implementación práctica y la comprensión de los números posit. En particular, investigué el formato numérico posit en aplicaciones científico-técnicas, incluidos algoritmos de álgebra lineal, resolutores de sistemas de ecuaciones lineales y resolutores iterativos; también desarrollé el core PERCIVAL, una plataforma hardware RISC-V con soporte nativo para aritmética posit que además mantiene la funcionalidad de coma flotante existente; definí e integré los posits dentro de un entorno de compilación para facilitar la generación de instrucciones posit y aumentar la programabilidad de la plataforma hardware; finalmente, realicé un análisis comparativo detallado entre el formato posit y el estándar de coma flotante IEEE 754 a nivel de hardware y software.
Los resultados de esta tesis demuestran las ventajas y desventajas de la aritmética posit. Por un lado, hay grandes mejoras en la precisión al ejecutar algoritmos científicos. Estos pueden obtener un error hasta varios órdenes de magnitud inferior al de los números de coma flotante del mismo tamaño. Por otro lado, los informes de síntesis de FPGA y ASIC de 28 nm indican que el hardware para aritmética posit requiere más área de silicio y consume más energía que su contraparte IEEE 754. Sin embargo, las mejoras de precisión no tienen un coste adicional en el ancho de banda de memoria, que puede ser un cuello de botella importante en los sistemas informáticos.
Desde su introducción, la aritmética posit ha atraído una atención significativa tanto del mundo académico como de la industria. Si bien ha reunido numerosos partidarios, algunos detractores dudan de los beneficios de este nuevo formato. Mis contribuciones muestran el potencial de la aritmética posit como un formato alternativo en ciertos escenarios como la computación científica. Han añadido una capa adicional de complejidad a trabajos anteriores, mitigando así algunas de las barreras encontradas en la literatura. Si bien la aritmética posit puede no ser la solución perfecta para todos los problemas, sí amplía el frente de Pareto que actualmente está dominado por números de punto fijo y de coma flotante.
© 2001-2026 Fundación Dialnet · Todos los derechos reservados