El transistor MOSFET es uno de los dispositivos más utilizados en multitud de aplicaciones electrónicas gracias a sus excelentes características de funcionamiento, su bajo consumo y su gran capacidad de miniaturización. El constante progreso de la tecnología microelectrónica ha permitido una reducción de las dimensiones de este dispositivo, lo que ha conllevado mejoras en las prestaciones de los circuitos integrados (CI). Sin embargo, cuando estas dimensiones alcanzan el rango nanométrico, aparecen diferentes fenómenos físicos de distinta naturaleza como efectos de canal corto, procesos cuánticos y/o aumento de los campos eléctricos dentro del dispositivo, que afectan a las prestaciones y a fiabilidad de dichos transistores. Relacionados con el aumento de los campos eléctricos han aparecido diferentes mecanismos de fallo como el Bias Temperature Instability (BTI), la Degradación por Portadores Calientes (CHC) y la Ruptura Dieléctrica (BD), entre otros, que repercuten negativamente en la fiabilidad del transistor y, a su vez, al funcionamiento de los CIs. En tecnologías actuales, tanto el BTI como el CHC son mecanismos que producen modificaciones en los parámetros eléctricos de los transistores. Ambos mecanismos se caracterizan por la degradación de la tensión umbral (incremento, ΔVth) y otros parámetros eléctricos relevantes del MOSFET, como por ejemplo la transconductancia, cuando son sometidos a estreses durante su funcionamiento en un circuito integrado. Tanto el BTI y como el CHC se atribuyen a la generación de trampas en el dieléctrico y en la interfaz entre el dieléctrico y el canal del transistor, convirtiéndose en uno de los principales problemas de fiabilidad de las tecnologías de ultraescaladas, ya que pueden afectar a la vida útil de los dispositivos y la de los circuitos.
La rápida variación de la tensión umbral observada cuando finaliza el estrés ha resultado ser uno de los problemas que dificultan la caracterización del BTI. Cuando se utilizan las técnicas de caracterización convencionales, los efectos de degradación quedan subestimados debido a la rápida recuperación de Vth inherente al fenómeno. Para resolver este problema, se ha desarrollado una técnica de caracterización ultrarrápida con el objetivo de reducir el tiempo que transcurre entre la interrupción del estrés y la medida de Vth. Para complementar esta técnica, se ha desarrollado una metodología de extracción de parámetros basada en el modelo físico PDO (Probabilístic Defect Occupancy Model). Esta metodología permite reproducir ΔVth obtenida de la caracterización y obtener información de los defectos que contribuyen en la degradación de la tensión umbral.
Además, en este trabajo se ha realizado un estudio sistemático de la influencia de la temperatura y la tensión de estrés en la puerta y el drenador (degradación de NBTI y CHC, respectivamente) en ΔVth. Para ello se han considerado diferentes condiciones de estrés con el fin de estudiar como se modifica la distribución de defectos que contribuyen a ΔVth. Para obtener la distribución se ha realizado un análisis unificado de los resultados, independientemente de las condiciones de estrés (BTI o CHC), en el contexto del modelo PDO. A través de la metodología presentada, se ha obtenido la distribución de defectos a partir de ΔVth medido experimentalmente para las diferentes condiciones de estrés.
Finalmente, se han analizado los parámetros de pequeña señal del transistor MOSFET cuando se aplican diferentes tensiones NBTI en el rango de radiofrecuencias. Con el fin de obtener estos parámetros se ha desarrollado una metodología que relaciona el circuito de pequeña señal y los parámetros [S] medidos. Con el fin de transferir el cambio de los parámetros de pequeña señal debido a la tensión de estrés, se ha simulado un amplificador simple y analizado el producto ganancia ancho de banda.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados