Dynamically reconfigurable architecture for embedded computer vision systems
- Autores: Alejandro Manuel Nieto Lareo
- Directores de la Tesis: David López Vilariño (dir. tes.), Victor Manuel Brea Sánchez (codir. tes.)
- Lectura: En la Universidade de Santiago de Compostela ( España ) en 2012
- Idioma: español
- Tribunal Calificador de la Tesis: Javier Díaz Bruguera (presid.), Roberto Osorio (secret.), Ari Paasio (voc.), Carmen Alonso Montes (voc.), Xosé Manuel Pardo López (voc.)
- Materias:
- Enlaces
- Tesis en acceso abierto en: MINERVA
- Resumen
- español
Motivación y objetivos Los algoritmos y técnicas de Visión por Computador son cada vez más robustos y precisos, ofreciendo nuevas posibilidades para el tratamiento de la información visual. Sin embargo, esto implica un aumento de los requisitos de cómputo por lo que su implementación en dispositivos más allá del alcance de los prototipos se está volviendo más compleja. Son necesarios nuevos enfoques que no afecten a las características de los algoritmos para conseguir una solución de compromiso en cuanto a velocidad, latencia, consumo de potencia o coste. Esto incluye tanto al apartado del software como al de la arquitectura hardware para poder aprovechar eficientemente las características del dispositivo y explotar plenamente las capacidades de los algoritmos.
Para solventar un determinado problema en el ámbito de la Visión por Computador existen muchas técnicas y aproximaciones disponibles en la literatura. La variedad de algoritmos es muy amplia y presentan características muy diferentes, incluyendo no so la representación de datos o las operaciones aritméticas, si no también los paradigmas de computación o la complejidad de los programas. Esto hace que el diseño de las arquitecturas hardware sea un desafío si es la misma arquitectura a que tiene que afrontar algoritmos diferentes cumpliendo unas restricciones estrictas.
Los ordenadores de escritorio son a menudo empleados para desarrollar los algoritmos. Ofrecen una gran flexibilidad para ejecutar cualquier algoritmo y evaluar su viabilidad y precisión. Con todo, el dispositivo objetivo depende de la aplicación y suelen emplearse módulos adicionales para acelerar el proceso. Para cumplir los requisitos de la aplicación incluso puede ser necesario diseñar una arquitectura específica. En este caso es posible optimizar todas las figuras de mérito implicadas. Los diferentes campos de aplicación fijan diferentes requisitos por lo que las distintas arquitecturas deben adaptarse a los mismos de forma eficaz.
Los avances en la industria del semiconductor permiten incluir cada vez más recursos en la misma unidad de área, manteniendo un consumo de potencia contenido. Esto hizo posible desarrollar nuevos sistemas empotrados con un rendimiento similar a sistemas convencionales recientes. De este modo, las nuevas aplicaciones son técnicamente factibles y el mercado de aplicaciones de visión empotrados está aumentando significativamente. Los sistemas-en-un-chip posibilitan embeber en él todos los módulos necesarios para un sistema dado, incluyendo computación, control y comunicaciones, proporcionando una ventaja significativa sobre su equivalente sistema multi-chip. Sin embargo, los sistemas-en-un-chip requieren un largo período de diseño y muchos recursos, tanto humanos como materiales. Además, las arquitecturas a medida también requieren un período de entrenamiento por los ingenieros de software para explotar plenamente sus capacidades, reduciéndose así la ventaja competitiva disteis sistemas. Esto es crítico cuando crece el número de unidades de propósito específico que ejecutan los diferentes algoritmos empleados.
El objetivo de este trabajo es proporcionar una arquitectura capaz de ejecutar la mayoría de los algoritmos de Visión por Computador con un rendimiento adaptable a las distintas etapas de cada algoritmo. Además, tiene que ser capaz de ejecutar las etapas restantes de forma que el rendimiento global no se vea comprometido. La arquitectura también está pensada para reducir el tiempo empleado en migrar los algoritmos, reduciendo esta etapa y facilitando la paralelización y la sincronización entre los diferentes bloques del algoritmo. Desde el punto de vista de la flexibilidad, el sistema tiene que ser modular y escalable para afrontar diferentes áreas de mercado con diferentes requisitos, como rendimiento, consumo de área o coste. Las mejoras en la arquitectura o las modificaciones bajo demanda deben ser posibles sin cambiar dramáticamente la forma en la que la artquiectura trabaja. Todos estos elementos combinados proporcionarán suficiente flexibilidad y rendimiento para ejecutar eficientemente la mayor parte de los algoritmos de Visión por Computador, con el beneficio de emplear uno so dispositivo.
Esta tesis está dividida en tres capítulos. El Capítulo 1 presenta los desafíos de la Visión por Computador, incluyendo los diferentes paradigmas de computación y las arquitecturas hardware y dispositivos empleados para afrontar los requisitos de los algoritmos. En el Capítulo 2 se presenta una nueva arquitectura hardware para ejecutar algoritmos de visión tempranera. Después de examinar diferentes aproximaciones, se estudiarán las capacidades de un procesador masivamente paralelo para el procesado de imágenes binarias. Las conclusiones de este estudio son esenciales para el diseño de una arquitectura más eficiente y capaz para tareas de visión temprana. Se testeará empleando un algoritmo usado en aplicaciones médicas, altamente costoso en términos computacionales. En el Capítulo 3, los resultados obtenidos de la comparativa del procesador de propósito general descrito en el capítulo anterior son empleados para definir una nueva arquitectura. Esta arquitectura está diseñada para aplicaciones empotradas y enfocada en la reconfiguración dinámica de su camino de datos para reproducir el flujo de ejecución del algoritmo. De este modo, la arquitectura aumenta su rango de operación y todas las etapas de un algoritmo de Visión por Computador genérico pueden ser implementadas de forma eficiente en un único dispositivo. Los resultados de la ejecución de diversos algoritmos de procesado de imagen y la comparativa con otras soluciones similares completan este capítulo. Finalmente, se extraen las principales conclusiones de este trabajo.
- English
The objective of this research work is to design, develop and implement a new architecture which integrates on the same chip all the processing levels of a complete Computer Vision system, so that the execution is efficient without compromising the power consumption while keeping a reduced cost. For this purpose, an analysis and classification of different mathematical operations and algorithms commonly used in Computer Vision are carried out, as well as a in-depth review of the image processing capabilities of current-generation hardware devices. This permits to determine the requirements and the key aspects for an efficient architecture. A representative set of algorithms is employed as benchmark to evaluate the proposed architecture, which is implemented on an FPGA-based system-on-chip. Finally, the prototype is compared to other related approaches in order to determine its advantages and weaknesses.
- galego
Os algoritmos e técnicas de Visión por Computador son cada vez máis robustos e precisos, ofrecendo novas posibilidades para o tratamento da información visual. Sen embargo, isto implica un aumento dos requisitos de cómputo polo que a súa implementación en dispositivos máis aló do alcance dos prototipos está a voltarse máis complexo. Son precisos novos enfoques que non afecten ás características dos algoritmos para acadar solucións de compromiso en termos de velocidade, latencia, consumo de potencia ou custo. Isto inclúe tanto ao apartado do software como ao da arquitectura hardware para poder aproveitar eficientemente as características do dispositivo e explotar plenamente as capacidades dos algoritmos.
Para solventar un problema no ámbito da Visión por Computador existen moitas técnicas e aproximacións dispoñibles na literatura. A variedade de algoritmos é moi ampla e presentan características moi diferentes, incluíndo non so a representación de datos ou as operacións aritméticas, se non tamén os paradigmas de computación ou a complexidade dos programas.
Isto fai que o deseño das arquitecturas hardware sexa un desafío se é a mesma arquitectura a que ten que afrontar algoritmos diferentes cumprindo unhas restricións estritas.
Os ordenadores de escritorio son a miúdo empregados para desenvolver os algoritmos.
Ofrecen unha gran flexibilidade para executar calquera algoritmo e avaliar a súa viabilidade e precisión. Con todo, o dispositivo obxectivo depende da aplicación e adoitan empregarse módulos adicionais para acelerar o proceso. Para cumprir os requisitos da aplicación pode ser incluso necesario deseñar unha arquitectura específica. Neste caso é posible optimizar todas as figuras de mérito implicadas. Os diferentes campos de aplicación fixan diferentes requisitos polo que as distintas arquitecturas deben adaptarse aos mesmos de forma eficaz.
Os avances na industria do semicondutor permiten incluír cada vez máis recursos na mesma unidade de área, mantendo un consumo de potencia contido. Isto fixo posible desenvolver novos sistemas embebidos cun rendemento similar aos sistemas convencionais do pasado recente. Deste xeito, as novas aplicacións son tecnicamente factibles e o mercado de aplicacións de visión embebidos está aumentando significativamente. Os sistemas nun chip posibilitan embeber no mesmo chip todos os módulos necesarios para un sistema dado, incluíndo computación, control e comunicacións, proporcionando unha vantaxe significativa sobre o seu equivalente sistema multi-chip. Sen embargo, os sistemas nun chip requiren un longo período de deseño e moitos recursos, tanto humanos como materiais. Ademais, as arquitecturas a medida tamén requiren un período de adestramento polos enxeñeiros de software para explotar plenamente as súas capacidades, reducíndose así a vantaxe competitiva destes sistemas. Isto é crítico cando medra o número de unidades de propósito específico que executan os diferentes algoritmos empregados.
O obxectivo deste traballo é proporcionar unha arquitectura capaz de executar a maioría dos algoritmos de Visión por Computador cun rendemento adaptable ás distintas etapas de cada algoritmo. Ademais, ten que ser capaz de executar as etapas restantes de xeito que o rendemento global non se vexa comprometido. A arquitectura tamén está pensada para reducir o tempo empregado en migrar os algoritmos, reducindo a etapa de migración facilitando a paralelización e a sincronización entre os diferentes bloques concurrentes do algoritmo. Desde o punto de vista da flexibilidade, o sistema ten que ser modular e escalable para afrontar diferentes áreas de mercado con diferentes requisitos, como rendemento, consumo de área ou custo. As melloras na arquitectura ou as modificacións baixo demanda deben ser posible sen mudar dramaticamente a forma en que o hardware traballa. Todos estes elementos combinados proporcionarán suficiente flexibilidade e rendemento para executar eficientemente a maior parte dos algoritmos de Visión de Computador, co beneficio de empregar un so dispositivo.
Esta tese está dividida en tres capítulos. O Capítulo 1 presenta os desafíos da Visión por Computador, incluíndo os diferentes paradigmas de computación e as arquitecturas hardware e dispositivos empregados para afrontar os requisitos dos algoritmos. No Capítulo 2 preséntase unha nova arquitectura hardware para executar algoritmos de visión temperá. Despois de examinar diferentes aproximacións, estudiaranse as capacidades dun procesador masivamente paralelo para o procesamento de imaxes binarias. As conclusións deste estudio son esenciais para o deseño dunha arquitectura máis eficiente e capaz para tarefas de visión temperá. Testearase empregando un algoritmo usado en aplicacións médicas, altamente custoso en termos computacionais. No Capítulo 3, os resultados obtidos da comparativa do procesador de propósito xeral descrito no capítulo anterior son empregados para definir unha nova arquitectura.
Esta arquitectura está deseñada para aplicacións embebidas e enfocada na reconfiguración dinámica do seu camiño de datos para reproducir o fluxo de execución do algoritmo en execución.
Deste xeito, a arquitectura aumenta o seu rango de operación de modo que todas as etapas dun algoritmo de Visión de Computador xenérico poden ser implementadas de xeito eficiente nun único dispositivo embebido. Os resultados da execución de diversos algoritmos de procesado de imaxe e a comparativa con outras solucións similares completan este capítulo.
Finalmente, extráense as principais conclusións deste traballo.
- español
