Periodo de publicación recogido
|
|
|
A Wide Range 1.0-3.6 V 200 Mbps, Push-Pull Output Buffer Using Parasitic Bipolar Transistors
H. Makino, T. Shimada, H. Notani, Y. Nakase
IEICE transactions on electronics, ISSN 0916-8524, Vol. 87, Nº 4, 2004, pág. 571
A 250 MHz Dual Port Cursor RAM Using Dynamic Data Alignment Architecture
H. Hamano, Y. Nakase, H. Kono, Y. Matsuda
IEICE transactions on electronics, ISSN 0916-8524, Vol. 81, Nº 11, 1998, pág. 1750
A 300 MHz Dual Port Palette RAM Using Port Swap Architecture
T. Tokuda, Y. Nakase, K. Mashiko, Y. Matsuda
IEICE transactions on electronics, ISSN 0916-8524, Vol. 81, Nº 9, 1998, pág. 1484
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados