Periodo de publicación recogido
|
|
|
A Fast Clock Scheduling for Peak Power Reduction in LSI
Yasuhiro Takahashi, Yukihide Kohira, Atsushi Takahashi
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 91, Nº 12, 2008, págs. 3803-3811
Yukihide Kohira, Atsushi Takahashi
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 91, Nº 10, 2008, págs. 3030-3037
Low Area Pipelined Circuits by the Replacement of Registers with Delay Elements
B. Rosdi, Atsushi Takahashi
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 90, Nº 12, 2007, págs. 2736-2742
Multi-Clock Cycle Paths and Clock Scheduling for Reducing the Area of Pipelined Circuits
B. Rosdi, Atsushi Takahashi
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 89, Nº 12, 2006, págs. 3435-3442
Routing of Monotonic Parallel and Orthogonal Netlists for Single-Layer Ball Grid Array Packages
Y. Tomioka, Atsushi Takahashi
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 89, Nº 12, 2006, págs. 3551-3559
Practical Fast Clock-Schedule Desing Algorithms
Atsushi Takahashi
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 89, Nº 4, 2006, págs. 1005-1011
A Via Assignment and Global Routing Method for 2-Layer Ball Grid Array Packages
Yukiko Kubo, Atsushi Takahashi
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 88, Nº 5, 2005, págs. 1283-1299
Clock Period Minimization Method of Semi-Synchronous Circuits by Delay Insertion
Yukihide Kohira, Atsushi Takahashi
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 88, Nº 4, 2005, págs. 892-898
Clock period minimization of semi-synchronous circuits by gate-level delay insertion
Tomoyuki Yoda, Atsushi Takahashi
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 82, Nº. 11, 1999, págs. 2383-2389
Schedule-clock-tree routing for semi-synchronous circuits
Kazunori Inoue, Wataro Takahashi, Atsushi Takahashi
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 82, Nº. 11, 1999, págs. 2431-2439
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados