Multi-Clock Cycle Paths and Clock Scheduling for Reducing the Area of Pipelined Circuits

• Autores: B. Rosdi, Atsushi Takahashi
• Localización: IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 89, Nº 12, 2006, págs. 3435-3442
• Idioma: inglés
• Texto completo no disponible (Saber más ...)