Periodo de publicación recogido
|
|
|
Statistical Modeling of a Via Distribution for Yield Estimation
T. Uezono, Kenichi Okada, K. Masu
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 89, Nº 12, 2006, págs. 3579-3584
Statistical Gate-Delay Modeling with Intra-Gate Variability
Kenichi Okada, Kento Yamaoka, Hidetoshi Onodera
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 86, Nº 12, 2003, págs. 2914-2922
Kenichi Okada
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 85, Nº 7, 2002, págs. 1454-1462
Hardware Algorithm Optimization Using Bach C
Kenichi Okada
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 85, Nº 4, 2002, págs. 835-842
Statistical Modeling of Device Characteristics with Systematic Variability
Kenichi Okada
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 84, Nº 2, 2001, págs. 529-536
A Cell Synthesis Method for Shalicide Process Using Assignment Graph
Kenichi Okada
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 83, Nº 12, 2000, págs. 2577-2583
Lauout dependent matching analysis of CMOS circuits
Kenichi Okada, Hidetoshi Onodera, Keikichi Tamaru
IEICE transactions on fundamentals of electronics, communications and computer, ISSN 0916-8508, Vol. 82, Nº. 2, 1999, págs. 348-355
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados