Periodo de publicación recogido
|
|
|
K. Kanamoto, Y. Nakamura, S. Ohkouchi, H. Nakamura, K. Inoue, H. Sasaki, Y. Watanabe, Y. Sugimoto, Y. Tanaka, N. Ikeda
IEICE transactions on electronics, ISSN 0916-8524, Vol. 87, Nº 3, 2004, pág. 316
Reducing Memory System Energy by Software-Controlled On-Chip Memory
M. Kondo, H. Nakamura
IEICE transactions on electronics, ISSN 0916-8524, Vol. 86, Nº 4, 2003, págs. 580-588
A Cascade ALU Architecture for Asynchronous Super-Scalar Processors
H. Nakamura, T. Nanya, M. Ozawa, M. Imai, Y. Ueno
IEICE transactions on electronics, ISSN 0916-8524, Vol. 84, Nº 2, 2001, págs. 229-237
H. Nakamura, K. Miwa, M. Noguchi
IEICE transactions on electronics, ISSN 0916-8524, Vol. 83, Nº 10, 2000, págs. 1558-1564
Esta página recoge referencias bibliográficas de materiales disponibles en los fondos de las Bibliotecas que participan en Dialnet. En ningún caso se trata de una página que recoja la producción bibliográfica de un autor de manera exhaustiva. Nos gustaría que los datos aparecieran de la manera más correcta posible, de manera que si detecta algún error en la información que facilitamos, puede hacernos llegar su Sugerencia / Errata.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados