Se describen aquí los pasos seguidos en el diseño de una FPGA que realiza el cálculo del error cuadrático (en inglés Mean Square Error o MSE) o absoluto (Mean Absolute Error o MAE) entre dos bases de entraday uno de referencia. Este circuito tiene por salida una señal que indica cuál de los buses de entrada presenta una mayor similitud con el de referencia. También se tiene acceso al valor de dicho error, útil para la comparación en paralelo con otros buses de entrada distintos procedentes de otra FPGA igual que la descrita aquí.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados