Resumen de Diseño y evaluación de un procesador de red mediante un lenguaje de descripción de hardware
Eva Martínez Ortigosa, Julio Ortega Lopera, Francisco J. Fernández, Alberto Prieto Espinosa
En la presente comunicación se ilustra el uso del Lenguaje de Descripción de Hardware (HDL) Verilog en el diseño de un procesador de red para un sistema multicomputador. Gracias a este tipo de herramientas es posible realizar una descripción precisa del circuito a distintos niveles y evaluar algunas de sus características. Estas posibilidades, junto con su utilidad práctica y la relativa facilidad de aprendizaje hacen que sea un instrumento de gran valor para la docencia de asignaturas relacionadas con el hardware y la arquitectura de computadores.
