Diseño y evaluación de un procesador de red mediante un lenguaje de descripción de hardware

• Autores: Eva Martínez Ortigosa, Julio Ortega Lopera, Francisco J. Fernández, Alberto Prieto Espinosa
• Localización: II Jornadas de informática. Actas: Almuñécar (Granada), 15 al 19 de julio 1996 / Buenaventura Clares Rodríguez (dir. congr.), 1996, ISBN 84-8254-080-7, págs. 485-494
• Idioma: español
• Texto completo no disponible (Saber más ...)
• Resumen

  • En la presente comunicación se ilustra el uso del Lenguaje de Descripción de Hardware (HDL) Verilog en el diseño de un procesador de red para un sistema multicomputador. Gracias a este tipo de herramientas es posible realizar una descripción precisa del circuito a distintos niveles y evaluar algunas de sus características. Estas posibilidades, junto con su utilidad práctica y la relativa facilidad de aprendizaje hacen que sea un instrumento de gran valor para la docencia de asignaturas relacionadas con el hardware y la arquitectura de computadores.