High Bandwidth, Variable Line-Size Cache Architecture for Merged DRAM/Logic LSIs

• Autores: K. Inoue, K. Kai, K. Murakami
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 81, Nº 9, 1998, pág. 1438
• Idioma: inglés
• Texto completo no disponible (Saber más ...)