Design of a 2-ns Cycle Time 72-kb ECL-CMOS SRAM Macro

• Autores: K. Kanetani, Kenichi Ohhata, T. Kusunoki, H. Nambu
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 81, Nº 3, 1998, pág. 447
• Idioma: inglés
• Texto completo no disponible (Saber más ...)