A Board Level Parallel Test Circuit and a Short Circuit Failure Repair Circuit for High-Density, Low-Power DRAMs

• Autores: K. Furutani
• Localización: IEICE transactions on electronics, ISSN 0916-8524, Vol. 80, Nº 4, 1997, págs. 582-589
• Idioma: inglés
• Texto completo no disponible (Saber más ...)