Multi-valued logic mapping of resistive short and open delay-fault testing in deep sub-micron technologies.

• Autores: R. Javaheri, R. Sedaghat
• Localización: Microelectronics reliability, ISSN 0026-2714, Vol. 49, Nº. 2, 2009, págs. 178-185
• Idioma: inglés
• Texto completo no disponible (Saber más ...)