Solder joints layout design and reliability enhancements of wafer level packaging using response surface methodology.

• Autores: C.-C. Lee, H.-T. Ku, S.-M. Chang, K.-N. Chiang
• Localización: Microelectronics reliability, ISSN 0026-2714, Vol. 47, Nº. 2-3, 2007, págs. 196-204
• Idioma: inglés
• Texto completo no disponible (Saber más ...)