Optimal design towards enhancement of board-level thermomechanical reliability of wafer-level chip-scale packages.

• Autores: Y.-S. Lai, T.H. Wang
• Localización: Microelectronics reliability, ISSN 0026-2714, Vol. 47, Nº. 1, 2007, págs. 104-110
• Idioma: inglés
• Texto completo no disponible (Saber más ...)