Simultaneous wiring and buffer block planning with optimal wire-sizing for interconnect-driven floorplanning

• Autores: J.-T. Yan
• Localización: IEE Proceedings: Computers and digital techniques, ISSN 1350-2387, Vol. 153, Nº 5, 2006, págs. 335-347
• Idioma: inglés
• Texto completo no disponible (Saber más ...)