Using RT Level Component Descriptions for Single Stuck-at Hierarchical Fault Simulation

• Autores: M. Lavasani, Z. Navabi, F. Lombardi, S. Mirkhani
• Localización: Journal of electronic testing: Theory and applications, ISSN 0923-8174, Nº. 6, 2004, págs. 575-589
• Idioma: inglés
• Texto completo no disponible (Saber más ...)