A. Wieferink
págs. 3-11
Architecture-level performance estimation method based on system-level profiling
K. Sakanushi, K. Ueda
págs. 12-19
S. Ramesh, V. D silva, A. Sowmya
págs. 20-27
A. Andrei, M. Schmitz
págs. 28-38
Hierarchical multi-dimensional table lookup for model-compiler-based circuit simulation
B. Wan, C.-J. R. Shi
págs. 39-44
E. S. J. Martens, G. G. E. Gielen
págs. 45-52
págs. 53-64
Resource-constrained system-on-a-chip test: a survey
N. Nicolici, Q. Xu
págs. 67-81
Unified SOC test approach based on test data compression and TAM design
V. Iyengar, A. Chandra
págs. 82-88
págs. 89-96
Redundancy modelling and array yield analysis for repairable embedded memories
A. Sehgal, A. Dubey, E. J. Marinissen
págs. 97-106
S.-H. Kim, H.-Y. Choi
págs. 107-112
© 2001-2024 Fundación Dialnet · Todos los derechos reservados