Modelado del tiempo de propagación para análisis y verificación temporal de circuitos DCFL en GaAS

• Autores: Antonio Hernández Ballester
• Directores de la Tesis: Antonio Núñez Ordóñez (dir. tes.)
• Lectura: En la Universidad de Las Palmas de Gran Canaria ( España ) en 1993
• Idioma: español
• Tribunal Calificador de la Tesis: Elías Muñoz Merino (presid.), Roberto Sarmiento (secret.), Juan M. Meneses Chaus (voc.), Manuel J. Betancor García (voc.), Pablo Dorta Naranjo (voc.)
• Materias:
  • Ciencias tecnológicas
    • Tecnología electrónica
      • Diseño de circuitos
• Enlaces
  • Tesis en acceso abierto en:  acceda  acceda 
• Resumen

  • EN ESTE TRABAJO SE APORTA UN MODELO ANALITICO DE LA RESPUESTA TRANSITORIA DE LAS PUERTAS DE LA FAMILIA LOGICA DCFL. SE DESARROLLA, ADEMAS, UNA FORMULACION POLINOMICO-TABULAR DE LOS TIEMPOS DE PROPAGACION. SE PROPONEN HERRAMIENTAS CON LAS QUE REALIZAR ANALISIS Y VERIFICACION TEMPORAL SOBRE CIRCUITOS BASADOS EN LA FAMILIA DCFL/SACFL.