Dynamically reconfigurable architectures for video coding and hyperspectral imaging systems

• Autores: Teresa Gloria Cervero García
• Directores de la Tesis: Roberto Sarmiento (dir. tes.), Sebastián López Suaréz (dir. tes.)
• Lectura: En la Universidad de Las Palmas de Gran Canaria ( España ) en 2013
• Idioma: inglés
• Tribunal Calificador de la Tesis: Antonio Núñez Ordóñez (presid.), Valentín de Armas Sosa (secret.), Eduardo Torre Arnanz (voc.), Peter Athanas (voc.), Juan Carlos López López (voc.)
• Materias:
  • Ciencias tecnológicas
    • Tecnología electrónica
• Enlaces
  • Tesis en acceso abierto en: acceda
• Resumen

  • RESUMEN EN ESPAÑOL Los sistemas empotrados basados en FPGAs están cobrando mayor relevancia en un amplio nú-mero de aplicaciones. Parte del éxito de las FPGAs se debe al equilibrio que ofrecen entre flexibilidad y rendimiento, pero también a su capacidad para ser reconfiguradas dinámicamente. Entre algunas de las ventajas más relevantes de la reconfiguración dinámica destacan: la reducción de potencia, tamaño y coste de los dispositivos, así como el incremento de la reutilización del hardware, evitar la obsolescencia e incrementar la portabilidad de las aplicaciones. El modo más tradicional de utilizar la reconfiguración dinámica en FPGAs se basa en la sustitución de módulos, y/o en la incorporación de versiones mejora-das de los mismos. Sin embargo, es posible ir más allá y aprovechar las ventajas que ofrece la reconfiguración dinámica para ajustar el rendimiento de un diseño. Esto podría ser muy útil para aquellos sistemas empotrados que han de trabajar en entornos variables, ya que permitiría variar el número de elementos de proceso dedicados a la ejecución de la aplicación. La habilidad de variar el número de recursos de un diseño, a través del aumento o descenso de recursos dedicados, se conoce como escalabilidad. Con el objetivo de aportar mejoras en el campo de la reconfiguración dinámica, esta Tesis Doctoral se centra en explorar las ventajas e inconvenientes que ofrece el desarrollo de diseños escalables, en los que el nivel de escalabilidad se pueda adaptar y gestionar en tiempo de ejecución. Primeramente, con el fin de estudiar los posibles efectos positivos o negativos derivados de la adaptación dinámica del rendimiento de una aplicación, esta Tesis propone un conjunto de arquitecturas hardware escalables para dos aplicaciones de alto rendimiento, bien distintas entre sí: codificación de vídeo y desmezclado hiperespectral lineal. Sin embargo, y a pesar del hecho de que estas soluciones hardware puedan ser escaladas dinámicamente, por sí mismas no incorporan ningún mecanismo para ser reconfiguradas por sí mismas. De hecho, el control del proceso de reconfiguración ha de ser supervisado por otro mecanismo. Por lo tanto, con el objetivo de solventar este problema, esta Tesis también propone un módulo flexible para controlar, gestionar y comprobar el proceso de reconfiguración dinámica. De manera global, este conjunto de aportaciones (los diseños escalables y el mecanismo de reconfiguración) persiguen contribuir a llenar un vacío existente en el desarrollo de sistemas empotrados autónomos basados en FPGAs. SUMMARY IN ENGLISH FPGA-based embedded systems are gaining relevance for implementing a wide range of applications. Part of this success is due to their balanced compromise between performance and flexibility, but also because of their capability for exploiting the dynamic reconfigurability. Some of the most remarkable advantages of the dynamic reconfigurability are: power/size/cost reduction; hardware reusability; obsolescence avoidance and application portability. The conservative deployment of the dynamic reconfigurability in FPGAs is centered on swapping one module by another, or by an improved version of itself. Moving beyond this strategy, it is possible to concentrate the dynamic reconfigurability strengths for dynamically adjusting the performance of a design. This issue could be very convenient in those FPGA-based embedded systems running on variable environments, since it would permit the variation of the number of processing elements involved in the execution of the application at run time. The ability of varying the number of resources, by increasing or decreasing its number, is known as scalability. With the aim of contributing to the dynamic reconfigurability, this Thesis is focused on exploring the strengths and weaknesses of developing scalable designs, in which the scalability level might be adjusted and managed at run time. First of all, in order to study the possible positive or negative effects derived from adapting the performance of an application dynamically, this Thesis proposes a set of scalable hardware architectures for two high performance but very different applications: video coding and hyperspectral linear unmixing. However, despite the fact that these hardware solutions might be scaled dynamically, they do not incorporate any mechanism for being reconfigured by themselves. In fact, the reconfiguration management must be supervised by another mechanism. Therefore, with the objective of alleviating this fact, this Thesis also proposes a flexible module for controlling, managing and checking the dynamic reconfigurability procedure. As a whole, these contributions (the scalable designs and the reconfigurability mechanism) are focused on filling the gap in the development of FPGA-based context-aware embedded systems.