Los métodos de diseño a nivel de sistema (ESL) están siendo propuestos en la industria de los semiconductores como un complemento a las soluciones convencionales, con el objetivo de mejorar la productividad de los diseñadores y aliviar las tareas de diseño y verificación de sistemas en un único chip. ESL se está estableciendo rápidamente en la industria de los semiconductores gracias a los estándares SystemC y TLM2.0 (modelado a nivel de transacciones) que permiten elevar el nivel de abstracción de los diseños por encima del típico nivel a transferencia entre registros (RTL). Más concretamente, ESL está siendo aplicado en los flujos de diseño de forma exitosa por medio de prototipos virtuales (VP) descritos en SystemC y TLM. Los usos típicos de un prototipo virtual están en el desarrollo de software embebido antes de que un prototipo físico del hardware esté disponible o la exploración de diversas alternativas de implementación durante la fase de especificación del chip, entre otros. El problema aparece cuando tenemos en cuenta que estos diferentes usos típicos de un prototipo virtual tienen diferentes requisitos en términos de velocidad de simulación, precisión en los resultados, etc., que hace muy difícil elegir un único estilo para modelar un prototipo virtual de forma que cumpla todos los requisitos para todos los casos. Esta tesis doctoral tiene como mayores contribuciones métodos, herramientas y librerías de modelado a nivel de sistema que permiten reutilizar y refinar modelos entre los usos típicos de un prototipo virtual, basándose enteramente en el estándar IEEE SystemC y el nuevo estándar de modelado TLM2.0 Más concretamente las contribuciones se centran en dos pasos del proceso de refinamiento de los modelos: el paso de refinamiento de un modelo funcional a un modelo arquitectural y el paso de refinamiento gradual dentro de los modelos arquitecturales para añadir precisión temporal.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados