Diseño lógico de circuitos digitales usando dispositivos con característica NDR

• Autores: Juan Núñez Martínez
• Directores de la Tesis: José María Quintana Toledo (dir. tes.), María José Avedillo de Juan (dir. tes.)
• Lectura: En la Universidad de Sevilla ( España ) en 2011
• Idioma: español
• Número de páginas: 224
• Tribunal Calificador de la Tesis: José Luis Huertas Díaz (presid.), Raúl Jiménez Naharro (secret.), Jose Francisco López Feliciano (voc.), Diego Gómez Vela (voc.), Ángel Barriga Barros (voc.)
• Enlaces
  • Tesis en acceso abierto en: Idus
• Resumen

  • En esta tesis doctoral se han desarrollado técnicas de diseño para circuitos electrónicos integrados que empleen dispositivos con una, o varias, regiones de resistencia diferencial negativa (Negative Differential Resistance, NDR) en su característica IV. Uno de los dispositivos más representativos con este tipo de característica es el diodo basado en el efecto túnel resonante (Resonant Tunneling Diode, RTD). Las ventajas de velocidad, consumo y complejidad reducidas que ofrecen estos diodos frente a realizaciones convencionales, ya demostradas en tecnologías III/V, se asocian a la presencia de esta región NDR. El escalado de la tecnología MOS basada en silicio está alcanzando sus límites, en cuanto a densidad y prestaciones, debido a limitaciones físicas fundamentales por lo que la inclusión de dispositivos nanoelectrónicos, en los que se utilizan efectos cuánticos para obtener las funciones típicas del transistor, es una alternativa que debe ser considerada para la que, de hecho, puede constatarse una creciente actividad investigadora.

    Hoy día, los diodos basados en el efecto túnel resonante son los dispositivos nanoelectrónicos más maduros, ya operativos a temperatura ambiente. Estos dispositivos están basados en el transporte de electrones vía niveles discretos de energía en estructuras de pozo cuántico de doble barrera, exhibiendo una característica con una región de resistencia negativa. Para aplicaciones de circuito, una combinación de NDR y amplificación electrónica es muy atractiva, lo que ha motivado el desarrollo de diferentes dispositivos de tres terminales obtenidos introduciendo el tunneling en la unión base-emisor de HBTs o de HETs, o en la unión puerta fuente de dispositivos de efecto de campo como los MODFET. Otra aproximación usada normalmente realiza la co-integración separada de diodos basados en el efecto túnel resonante y HBT/MODFET [1].

    La ya mencionada característica NDR de estos dispositivos permite implementar de forma muy eficiente funciones más complejas que las puertas lógicas booleanas convencionales. Las aplicaciones de circuito de los RTDs se basan principalmente en el elemento lógico con transición monoestable-biestable (MOnostable-BIstable Logic Element, MOBILE). El MOBILE [2] es una puerta controlada por intensidad y disparada por flanco ascendente que consiste en dos RTDs conectados en serie y polarizados por una fuente alimentación periódica. La funcionalidad lógica específica del MOBILE se logra incluyendo una etapa de entrada que modifica la intensidad de pico de uno de los RTDs. Cuando la polarización excede aproximadamente dos veces la tensión de pico del RTD se produce la transición monoestable-biestable, dando lugar a dos estados de salida digitales y auto-estabilizantes.

    Otro campo de aplicación donde los circuitos con RTDs están jugando un papel preponderante es en el de la lógica multivaluada (MVL) [3]. El uso de MVL permite disminuir el número de dispositivos en un chip, y reducir en gran medida tanto el conexionado como el consumo. El RTD está también especialmente indicado para la MVL ya que su característica NDR permite obtener múltiples estados estables con márgenes de ruido aceptables, lo que ha sido aprovechado para la construcción de elementos de memoria MV muy compactos [4-5]. El paso siguiente son los sistemas MV, pero la posibilidad real de circuitos MV depende del desarrollo de bloques básicos adecuados, análogos a las puertas CMOS en los sistemas binarios VLSI. El MOBILE con más de dos RTDs en serie se adapta perfectamente a la implementación de funciones MV, aunque la histéresis en su característica de transferencia puede introducir serios problemas en su aplicación a circuitos reales. Se ha trabajado bastante en la construcción de puertas básicas para circuitos MV, puertas literales [6], o puertas de transferencia (T-gates) para lógicas de 3 y 4 valores [7-8], que son puertas universales para MVL.

    El uso de los RTDs está limitado por su no disponibilidad en procesos CMOS estándares. Puesto que las tecnologías actualmente dominantes utilizan silicio, se están dedicando muchos esfuerzos a desarrollar dispositivos con resistencia negativa en silicio y procedimientos para compatibilizar RTDs III-V con substratos de silicio. Recientemente se han producido avances significativos: se ha demostrado la integración de un Resonant Interband Tunneleing Diode (RITD) con CMOS estándar [9] y con SiGe HBT [10], y se han reportado considerables progresos (en términos de parámetros relevantes para el diseño de circuitos) en la fabricación de Si/SiGe RITD [11] (PVCRs > 6, Jp > 200KA/cm2). Mejoras importantes son previsibles a corto plazo dado que asistimos a un continuo reporte de procesos de fabricación de diodos túnel (TDs) cada vez más simples y compatibles con un proceso CMOS. Así, en [12] se describen estructuras que no requieren utilizar Ge y en [13] un proceso de fabricación que utiliza CVD (Chemical Vapor Deposition) en lugar de MBE (Molecular Beam Epitaxy), que no suele estar disponible en las foundries CMOS estándares.

    Además, la integración de Ge y compuestos III-V en obleas de silicio es un área de mucha actividad que se prevé continúe recibiendo esfuerzos, ya que la utilización de estos materiales como reemplazo del canal de los transistores MOSFET es una de las modificaciones estructurales que se están investigando. Estas mismas técnicas pueden utilizarse también para realizar RTDs III-V o Ge sobre silicio. De hecho, se ha reportado la fabricación de TDs III-V y Ge utilizando ART (Aspect Ratio Trapping) [14].

    Recientemente se han publicado trabajos en los que se incorporan RTDs a circuitos CMOS, evaluándose la mejora obtenida en sus prestaciones. En [15] se propone utilizar un RTD para reemplazar al keeper (transistor mantenedor) de las puertas dominó, mostrando que permite mejorar significativamente la inmunidad al ruido, a la vez que presenta un impacto reducido sobre el área, el retraso y consumo de potencia. En [16] se describe una celda de memoria estática consistente en incorporar un par de RTDs a una topología conocida de celda DRAM formada por un transistor con substrato flotante. La potencia estática de este circuito es tres órdenes de magnitud menor que la de una celda SRAM típica de 6 transistores.

    Finalmente, se ha demostrado que con circuitos con muy pocos transistores es posible obtener una característica I-V con una región NDR. Se han propuesto distintas aplicaciones para estos transistores compuestos, incluyendo la tolerancia al ruido de los circuitos CMOS dinámicos [17], memorias con un consumo de potencia ultra bajo o circuitos lógicos para bajo consumo de potencia y baja polarización [18].

    La naturaleza intrínseca de los dispositivos con característica NDR los hacen extremadamente atractivos para la implementación eficiente de lógica umbral binaria y aplicaciones multivaluadas. Otros modelos computacionales que están muy relacionados podrían ser también implementados de manera muy competitiva con estos dispositivos, permitiendo el desarrollo de circuitos digitales de muy altas prestaciones.

    En concreto, pretendemos lograr: ¿ Desarrollo de técnicas de diseño usando dispositivos que presentan NDR en su característica I-V, haciendo énfasis en el diseño de circuitos multivaluados.

    ¿ La incorporación de diodos basados en el efecto túnel resonante al diseño CMOS.

    ¿ El desarrollo de circuitos CMOS con dispositivos NDR MOS para aplicaciones digitales.

    A continuación exponemos con más detalle las distintas tareas que se han realizado en esta tesis:

    Tarea A: Diseño MV utilizando dispositivos con NDR en su característica I-V ¿ Análisis del caso MV, donde se estudiarán las características específicas de la aproximación MV. El proceso de diseño de una topología de circuito con RTDs lleva aparejado su dimensionado. En particular, se prestará especial atención a su robustez frente a posibles fallos en el proceso de integración, así como a márgenes de ruido.

    Tarea B: Incorporación de RTDs al diseño CMOS ¿ En una primera fase, se procederá a la adaptación de estructuras de los bloques propuestos para tecnologías III/V. El siguiente paso será el desarrollo de estructuras típicamente CMOS, aprovechando todas las posibilidades que esta tecnología proporciona (uso de transistores P y N, impedancia de entrada). Se validarán y en su caso adaptaran los esquemas de interconexión y de reloj.

    ¿ Para hacer un uso eficiente de los bloques básicos, se derivarán esquemas de reloj basado en los circuitos TSPC, ya que éstos modifican el modo de operación de circuitos que usen puertas MOBILE. Los esquemas tradicionales para puertas MOBILE conectadas en cascada operan con un reloj de cuatro fases, lo que conduce a restricciones en el skew. Con las puertas TSPC, estos esquemas no son necesarios, y otras opciones deben ser estudiadas.

    Tarea C: Emulación de características NDR ¿ Estudio y análisis de estructuras de circuitos que exhiben características IV con una región NDR, y validación de su operación en las topologías que hemos desarrollado.

    ¿ Selección de un conjunto de circuitos de entre los diseños abordados en los puntos anteriores, que serán fabricados utilizando estos emuladores con el fin de validar experimentalmente las realizaciones propuestas.

    Referencias bibliográficas [1] P. Mazumder, S. Kulkarni, M. Bhattacharya, J.P. Sun, and G.I. Haddad, Digital Circuit Applications of Resonant Tunneling Devices, Proc. IEEE, Vol. 86, pp. 664-686, Apr. 1998.

    [2] K.J. Chen, K. Maezawa, and M. Yamamoto, InP Based High Performance Monostable-Bistable Transition Logic Elements (MOBILEs) using Integrated Multiple-Input Resonant-Tunneling Devices, IEEE Electr. Dev. Letters, Vol. 17, no.3 pp. 127-129, Mar. 1999.

    [3] F. Capasso, et al., Quantum functional devices: Resonant-tunneling transistors, circuits with reduced complexity and multiple-valued logic, IEEE Trans. on Electron Devices, Vol. 36, pp. 2065-2082, Oct. 1989.

    [4] A.C. Seabaugh, Y.-C. Kao, and H.-T. Yuan, Nine-state resonant tunnelling diodes memory, IEEE Electron Device Letters, Vol. 13, no. 9, pp. 479-481, 1992.

    [5] H.C. Lin, Resonant tunnelling diodes for multi-valued digital applications, Proc. of the 24th Int. Symp. on Multiple-Valued Logic, pp. 188-195, 1994.

    [6] T. Waho, K.J. Chen, and M. Yamamoto, A literal gate using resonant-tunneling devices, Proc. of the 26th Int. Symp. on Multiple-Valued Logic, pp. 68-73, 1996.

    [7] H.L. Chan, S. Mohan, P. Mazumder, and G.I. Haddad, Compact multiple-valued multiplexers using negative differential resistance devices, IEEE J. of Solid-State Circuits, Vol. 31, no. 8, Aug. 1996.

    [8] T. Uemura and T. Baba, Multiple-valued T-gate based on multiple junction surface tunnel transistor, IEICE Trans. Electron., Vol. E85-C, no. 7, pp. 1486-1490, July 2002.

    [9] S.V. Sudirgo, et al., Overgrown Si/SiGe resonant interband tunnel diodes for integration with CMOS, 62nd Device Research Conf. Dig., vol. 1, pp. 109-110, 2004.

    [10] N.C. Jin, R. Yu, P.R. Berger, P.E. Thompson, Improved vertically stacked Si/SiGe resonant interband tunnel diode pair with small peak voltage shift and unequal peak currents, Electron. Lett., vol. 40, pp. 1548-1550, 2004.

    [11] S.-Y. Chung et al., Si/SiGe resonant interband tunnel diode with f/sub r0/ 20.2 GHz and peak current density 218 kA/cm/sup 2/ for K-band mixedsignal applications, IEEE Electron Device Letters, Vol. 27, Issue 5, pp. 364 367, May 2006.

    [12] P.E. Thompson, et al., P and B doped Si resonant interband tunnel diodes with as-grown negative differential resistance, Electronics Letters, Vol 45, no. 14, pp. 2009.

    [13] S.-Y. Park, R. Anisha, P. R. Berger, et al., Si/SiGe Resonant Interband Tunneling Diodes Incorporating ¿-Doping Layers Grown by Chemical Vapor Deposition, IEEE Electron Devices Letters, Vol. 30, no 11, pp, 1173-1175, Nov. 2009.

    [14] D. Pawlik, et al., Alloyed junction Ge Esaki diodes on Si substrates realised by aspect ratio trapping technique, Electronics Letters, Vol. 44, no. 15, July 2008.

    [15] Li Ding, and P. Mazumder, On Circuit Techniques to Improve Noise Immunity of CMOS Dynamic Logic, IEEE Trans. on Very Large Scale Integration (VLSI) Systems, Vol. 12, No. 9, pp 019-925, Sept. 2004.

    [16] K. Karda, J. Brockman, S. Sutar, A. Seabaugh, and J. Nahas, One-Transistor Bistable-Body Tunnel SRAM, IEEE Int. Conf. on IC Design and Tecnology, ICICDT'09, pp. 233 236, May 2009.

    [17] Li Ding; P. Mazumder, Noise-tolerant quantum MOS circuits using resonant tunneling devices, IEEE Trans. on Nanotechnology, Vol. 3, Issue 1, pp. 134 146, March 2005.

    [18] D. Levacq, C. Liber, V. Dessard, D. Flandre, Composite ULP Diode Fabrication, Modelling and Applications in Multi-Vth FD SOI CMOS Technology, Solid-State Electronics, 48, 2004, pp. 1017-1025.