Técnicas de implementación de circuitos integrados digitales CMOS de alta velocidad de operación y bajo consumo de potencia.
- Autores: David Guerrero Martos
- Directores de la Tesis: Manuel Jesús Bellido Díaz (dir. tes.), Jorge Juan Chico (dir. tes.)
- Lectura: En la Universidad de Sevilla ( España ) en 2012
- Idioma: español
- Número de páginas: 196
- Tribunal Calificador de la Tesis: Alberto Yúfera García (presid.), Alejandro Millán Calderón (secret.), Josep Lluis Rosselló Sanz (voc.), Santiago Sánchez Solano (voc.), José Luís Almada Guntzel (voc.)
- Materias:
- Enlaces
- Tesis en acceso abierto en: Idus
- Resumen
A lo largo de los apartados anteriores hemos realizado un análisis introductorio a las partes secuenciales y combinacionales de los circuitos digitales. Se pretende aportar avances en la tarea de diseño de estos circuitos en dos vertientes, a saber, mejora de las prestaciones de puertas lógicas CMOS y mejora de las prestaciones de los esquemas de reloj. En particular, los objetivos principales de esta Tesis son los siguientes:
1. Presentar y analizar nuevos estilos de diseño de puertas lógicas en tecnología CMOS y comparar sus prestaciones con el estilo de diseño CMOS complementario habitual. Esto requerirá llevar a cabo las siguientes tareas:
a) Analizar los efectos no deseados que afectan a las puertas bulk-CMOS complementarias.
b) Proponer y analizar una nueva forma de implementación que alivie algunos de estos problemas.
c) Comparar cuantitativamente las prestaciones de la forma de implementación propuesta con la implementación habitual.
2. Proponer nuevos esquemas de sincronización tolerantes a imprecisiones en la señal de reloj y comparar sus prestaciones con esquemas habituales. Esto requerirá a cabo las siguientes tareas:
a) Analizar los problemas e sincronización asociados al aumento de la densidad de integración y los esquemas de reloj empleados para resolverlos.
b) Proponer nuevos esquemas de sincronización que mejoren las prestaciones respecto a los tradicionales.
c) Estudiar la descripción de diseños que usen los nuevos esquemas mediante herramientas de diseño automático: lenguajes de descripción de hardware y software de síntesis automática.
d) Comparar cuantitativamente estos esquemas.
La primera parte de la Tesis se dedica al primer objetivo, a saber, diseño de puertas lógicas CMOS de altas prestaciones. En el Capítulo 2 se realizará el estudio de los efectos no deseados que afectan a las puertas, se analizará como afectan a las implementaciones tradicionales y se propondrá una nueva forma de implementación. En el Capítulo 3 se compararán las prestaciones de la implementación propuesta con la tradicional.
La segunda parte de la Tesis se dedicará al objetivo de desarrollar esquemas de temporización tolerantes a imprecisiones en la señal de reloj. En el Capítulo 4 se describirá la fuente de estas imprecisiones y sus efectos, se propondrán nuevos esquemas de sincronización y se indicará como describir los nuevos esquemas planteados en lenguajes de descripción de hardware. En el Capítulo 5 se compararán las prestaciones de los esquemas de sincronización propuestos con los tradicionales. Para finalizar se presentarán resumidas las principales conclusiones de esta Tesis en el Capítulo 6.
