High-voltage compliant neurostimulator with on-chip power management in standard CMOS technology

• Autores: David Palomeque Mangut
• Directores de la Tesis: Ángel Benito Rodríguez Vázquez (dir. tes.), Manuel Delgado Restituto (dir. tes.)
• Lectura: En la Universidad de Sevilla ( España ) en 2022
• Idioma: español
• Número de páginas: 123
• Enlaces
  • Tesis en acceso abierto en: Idus
• Resumen

  • Esta tesis se centra en el diseño y desarrollo de circuitos integrados (CIs) en tecnologías de fabricación CMOS estándar 1.8V/3.3V para su implementación en un estimulador neuronal con tolerancia a altos voltajes. Así, la mayoría de este trabajo versa sobre técnicas a nivel de circuito y de bloque para el diseño e implementación de circuitos con tolerancia a altos voltajes en tecnologías de fabricación CMOS estándar, en el contexto de sistemas implantables. Además, esta tesis encara de manera preliminar el envío de energía al implante de manera inalámbrica, incluyendo: (1) a partir de energía solar recogida por una celda fotovoltaica fabricada en una tecnología CMOS estándar y (2) a través del diseño y la optimización de enlaces inductivos. Se diseñaron y fabricaron dos CIs. Uno incluye el neuroestimulador, con una unidad de gestión de potencia. El otro implementa una celda fotovoltaica CMOS con una configuración de fotodiodos novedosa. Se recogen resultados experimentales de ambos CIs. Resumiendo: (1) el neuroestimulador entrega hasta 2.08 mA de corriente y tolera hasta 12.5 V; (2) el convertidor DC-DC de la unidad de gestión de potencia entrega un voltaje de salida de entre 4.2 V y 13.2 V, a partir de una alimentación de 3 V; (3) la eficiencia general llega hasta el 50%; y (4) la celda fotovoltaica genera hasta 18 μW/mm2. En relación al diseño y la optimización de un sistema de telemetría de potencia y datos sobre un enlace inductivo, se propone una topología para la transmisión de potencia y datos con un solo par de bobinas en los rangos de mW y Mbps, respectivamente.