Una contribucion al diseño automatico de circuitos digitales usando pla's
- Autores: José María Quintana Toledo
- Lectura: En la Universidad de Sevilla ( España ) en 1987
- Idioma: español
- Tribunal Calificador de la Tesis: Salvador Bracho del Pino (presid.), Adoración Rueda Rueda (secret.), Joan Figueras Pamies (voc.), Jordi Aguiló Llobet (voc.), Carlos Lopez Barrio (voc.)
- Materias:
- Texto completo no disponible (Saber más ...)
- Resumen
En la memoria resumen del trabajo se realiza un estudio critico de las tecnicas sobre asignamiento de estados especificas para pla's y se desarrolla unnuevo algoritmo heuristico de asignamiento que para maquinas secuenciales pequeñas es equivalente a los mejores reportados mientras que para maquinas relativamente grandes las soluciones son mejores que las generadas por algoritmos tradicionales (en el caso de que estos den lugar a alguna solucion). Por otra parte se obtiene una nueva realizacion del biestable d disparado por flancos utilizando el pla como modulo basico usando una estrategia inteligente de plegado. Asimismo se mejoran dos tecnicas de testado explicito para pla's y se genera una tecnica de testado concurrente tambien para pla's. Finalmente se integran todas estas contribuciones originales en una herramienta automatica de cad que ha sido validada realizando ejemplos especificos de diseño en sistemas digitales en tecnologia nmos y cmos. Estos circuitos han sido fabricados y resultados experimentales de su operacion se incorporan en la memoria.
