Tecnicas para la utilizacion eficaz de memorias cache en sistemas de tiempo real

• Autores: José Vicente Busquets Mataix
• Directores de la Tesis: Juan José Serrano Martín (dir. tes.)
• Lectura: En la Universitat Politècnica de València ( España ) en 1996
• Idioma: español
• Tribunal Calificador de la Tesis: Alfons Crespo i Lorente (presid.), Pedro Joaquín Gil Vicente (secret.), Antonio Mocholí Salcedo (voc.), Antonio Pérez Ambite (voc.), Ramón Puigjaner Trepat (voc.)
• Materias:
  • Ciencias tecnológicas
    • Tecnología de los ordenadores
      • Arquitectura de ordenadores
      • Sistemas en tiempo real
• Texto completo no disponible (Saber más ...)
• Resumen

  • Las memorias cache han sido historicamente evitadas en los sistemas de tiempo real (str) debido a su comportamiento poco predecible. Recientemente han aparecido algunas herramientas para estimar el tiempo maximo de ejecucion de programas sobre sistemas con memorias cache. Estas tecnicas suponen que el programa se ejecuta secuencialmente, por lo que son incompatibles con politicas de planificacion con expulsion. Sin embargo, estas politicas de planificacion tienen un fuente fundamento teorico, estan muy extendidas y avaladas por multitud de trabajos. Para paliar este problema, se puede tener en cuenta los retardos producidos por las interferencias de la cache en el analisis de planificabilidad, o bien dotar a las tareas de particiones privadas de cache. En la presente tesis se comparan ambas soluciones segun un modelo de la carga y del hardware. Los resultados obtenidos determinan el dominio de aplicacion de cada uno de ellos, pudiendose utilizar como reglas de diseño. A la vista de las deficiencias de los metodos anteriores, se presenta una nueva tecnica, denominada crta (cached response time analysis), que modela el comportamiento de la cache en un analisis de planificabilidad exacto para str con expulsion de prioridades fijas. Se demuestra teoricamente y se compara con los metodos anteriores para dar constancia de la mejora que aporta. A continuacion se describe otra tecnica nueva, particion hibrida. Esta tecnica puede asignar una particion privada a una tarea o tener en cuenta el retardo debido a la interferencia de la cache. Mediante los mismos experimentos utilizados con anterioridad, se demuestra que esta tecnica mejora sustancialmente a las demas para cualquier configuracion, y a su vez, es menos dependiente de los factores hardware y de la carga. En definitiva, esta tecnica representa un metodo general para la utilizacion eficaz de memorias cache en str.