Resumen de Arquitecturas hardware para planificadores de tiempo real
Angel Encarnación García Baños
Se ha hecho un estudio sobre las arquitecturas hardware que pueden servir de soporte a planificadores de tiempo real. Muchos planificadores no son útiles en la práctica, debido que su complejidad los hace consumir demasiado tiempo del procesador, que debería dedicarse a la ejecucción de las tareas.
Una forma de hacerlos viables es incorporarlos al hardware, en la forma de un coprocesador.
Dado que hay varias posibles arquitecturas hardware y varios posibles algoritmos planficadores, el principal problemas a resolver fue elefir un algoritmo de planificación óptimo, elegir una arquitecturas hardware óptima y buscar la forma óptima de mapear uno en otras. La optimalidad está referida a los diversos parámetros definidos para sistemas de tiempo real, así como a cuestiones referentes al hardware tales como escalabilidad, velocidad y área ocupada.
Una tarea adicional ha sido paralelizar estos algoritmos planificadores para adecuarlos a las arquitecturas hardware. A su vez, el hardware plantea una serie de nuevas posiblilidades y restricciones no presentes en las respectivas versiones software, como son la mayor velocidad de ejecución, la dificultad de diseño en hardware de estructuras de datos flexibles, la interacción con el resto del sistema operativo (que sigue siendo software), el manejo de las condiciones de excepción (como los rebosis en estructuras de datos, etc.), la posibilidad de ejecutar concurrentemente algoritmos tradicionalmente secuenciales, etc.
Como resultado se ha obtenido una clisificación de los algoritmos planficadores, donde se especifican las arquitecturas hardware mas adecuadas para cada uno de ellos. Se han planteado mejoras a los algoritmos planificadores ya existentes en la literaruta, y también mejoras a las arquitecturas hardware posibles, para otpimizar el mapeo enre ambos.
Finalmente se eligió el planificador de extracción dinámica de holgura para atender tareas aperiódicas corriendo c
