Impacto de organizaciones de cache de datos segregada en sistemas multiprocesador
- Autores: Julio Sahuquillo Borras
- Directores de la Tesis: Ana Pont Sanjuán (dir. tes.)
- Lectura: En la Universitat Politècnica de València ( España ) en 2000
- Idioma: español
- Tribunal Calificador de la Tesis: José Francisco Duato Marin (presid.), Pedro J. López Rodríguez (secret.), Veljko Milutinovic (voc.), Ramón Puigjaner Trepat (voc.), Agustin de Dios Hernández (voc.)
- Materias:
- Texto completo no disponible (Saber más ...)
- Resumen
Se espera que la frecuencia de reloj del procesador se incremente en un factor de 20 en los próximos 10 años, mientras que los retardos debidos a la habilitación de las filas en las memorias DRAM se reduzca tan sólo en un factor de dos. Es decir la velocidad del procesador aumenta 10 veces más rápido que la velocidad de la memoria principal.
Este hecho implica que las posibles mejoras que se podrían llevar a cabo en el procesador de poco servirían sino se minimizan etas diferencias.
Para conseguirlo, gran cantidad de la investigación se ha centrado en las memorias cache del procesador y más concretamente en las memorias cache de datos.
Una de las líneas de esta investigación se ha dirigido a proponer nuevos esquemas de cache en el nivel uno de la jeraquía de memoria.
Los modelos propuestos se han diseñado tanto para sistemas monoprocesador como para sistemas multiprocesador de memoria compartida.
En este último sentido, se han realizado las extensiones oportunas al protocolo de coherencia de invalidación en exritura Berkeley. Algunos de los resultados se han obtenido considerando además del citado, el protocolo MESI (más utilizado en los protocolos comerciales) como protocolo de coherencia.Continuando en esta línea, se han diseñado protocolos competitivos que utilizan la información almacenada acerca del comportamiento del bloque en las caches del nivel dos.
Por útlimo, para comparar la bondad de los modelos propuestos, se han comparado sus prestaciones conlas ofrecidas por otros esquemas de chaches de datos segregada, propuestos por otros autores y los cuales han sido ampliamente referenciados en la bilbiografía. Los resultados demuestran que los modelos propuestos, utilizando una capacidad de 18 KB ofrecen prestaciones similares a una cache econvencional con una capacidad teórico-equivalente de unos 26-27 KB. Además superan las prestaciones de los otros modelos de la bibliografía.
