En este trabajo se desarrolla una nueva tecnica para ordenar la ejecucion de las particiones en algoritmos sistolicos. Se parte de una especificacion inicial, del problema a resolver, mediante un conjunto de bucles imbricados y se genera el codigo que se ejecuta en los elementos de proceso del procesador sistolico particionado. Inicialmente se tienen en cuenta los ciclos de entrada y salida de datos y se diseñan algoritmos sistolicos eficientes. Despues del particionado se presenta la eliminacion de los ciclos de entrada y salida innecesarios y la especificacion sistematica de los ciclos de entrada y salida necesarios.
© 2001-2026 Fundación Dialnet · Todos los derechos reservados