Arquitecturas VLSI para la estimación de movimiento en codificación de imágenes
- Autores: César Sánz Alvaro
- Directores de la Tesis: Juan M. Meneses Chaus (dir. tes.)
- Lectura: En la Universidad Politécnica de Madrid ( España ) en 1998
- Idioma: español
- Tribunal Calificador de la Tesis: Narciso García Santos (presid.), Lluís Torres Urgell (voc.), Antonio Núñez Ordóñez (voc.), Denis Navarro (voc.)
- Materias:
- Texto completo no disponible (Saber más ...)
- Resumen
Para la codificación de la señal de vídeo se emplea usualmente (H.261, MPEG-1, MPEG-2) un esquema de codificación híbrido en el que la Estimación de Movimiento representa una parte importante del codificador. Para realizar la estimación de movimiento se emplea el algoritmo de ajuste de bloques con diversas estrategias de búsqueda.
En este trabajo, se proponen arquitecturas eficientes para la estimación de movimiento en tiempo real realizando búsqueda exhaustiva o búsqueda rápida e integrables en un sistema codificador completo usando tecnología ASIC. Asimismo se presenta una evaluación de la adecuación de las FPGAs a la resolución de este problema.
Se presenta un amplio estudio de las arquitecturas propuestas en la literatura científica para la estimación de movimiento con búsquedaexhaustiva, estableciendo un conjunto de parámetros que han permitido formalizar su comparación.
Finalmente, se proponen dos soluciones ASIC para realizar el algoritmo de ajuste de bloques con búsqueda en tres pasos (TSS).
