Resumen de Kilo instruction processors
Desde sus orígenes hace más de 50 años, las mejoras en el diseño de los procesadores, han sido debidas en gran parte a los avances en la tecnología de los circuitos integrados. En la actualidad, los procesadores se construyen a base de un número grande de etapas con circuitos complicados que permiten operar con la información a muy alta velocidad.
Para que los procesadores puedan ejecutar los programas a la alta velocidad para la que han sido diseñados, el subsistema de memoria ha de ser capaz de suministrar instrucciones y datos a velocidades comparables al ciclo de reloj de los procesadores. Sin embargo, la velocidad a la que las memorias pueden suministrar la información al procesador es cada vez menor comparada con la velocidad de los procesadores de forma que la velocidad del procesador se limita enormemente.
A este aumento en la diferencia de velocidades entre los procesadores y las memorias se le conoce con el nombre de "Memory Wall". El intentar reducir ese efecto negativo tradicional, ha dado lugar a un gran número de investigaciones desde los orígenes de los computadores. Las memorias cache fueron pensadas para aliviar este problema. Otra solución fue la de diseñar procesadores que permiten ejecutar las instrucciones en un orden diferente al que fueron leídas y decodificadas.
Esta tesis propone técnicas orientadas a reducir el efecto negativo del "Memory Wall". Proponemos los denominados "Kilo Instruction Processors".
Son procesadores superescalares que permiten mantener miles de instrucciones en ejecución. Cuando ejecutan aplicaciones numéricas, los procesadores propuestos permiten casi anular el efecto negativo del "Memory Wall". En aplicaciones enteras, los fallos en la predicción se saltos y las listas encadenadas hacen que todavía nos encontremos lejos de eliminar el problema.
