Resumen de Paralelizacion automatica de reducciones
Eladio Damián Gutiérrez Carrasco
La presente tesis se centra en la generacion automatica de codigo paralelo en operaciones de reducción, orientada a problemas irregulares, sobre multiprocesadores de memoria compartida (DSMM), con organización de memoria CC-NUMA(Cache Coherente Non-Uniform Memory Access).
El trabajo analiza los tipos de referencias indirectas en benchmarks de aplicaciones numéricas irregulares,poniendo de manifiesto que es frecuente la aparición de dichas referencias en operaciones de reducción.
Se ha analizado el estado-del-arte en las tecnicas de paralelización automática empleada por los paralelizadores automáticos actuales, tanto prototipos academicos como comerciales. Existen dos factores fundamentales que reducen el rendimiento del codigo generado mediante dichas tecnicas:la carencia de explotación de localidad y unos elevados requerimientos de memoria adicional sobre el código secuencial.
En esta tesis se ha desarrollado un nuevo esquema de paralelización automatica denominado Data Write Affinity whiy Loop Index Prefetching(DWA-LIP) que pretende alcanzar un compromiso entre los aspectos negativos de otras tecnicas antes mencionados y el grado de paralelalismo. La idea basica es la caracterizacion de las iteraciones que componen el lazo a paralelizar en clases cuyas caracteristicas de localidad son similares. La ejecución de las interacciones se realiza mediante una planificación de dichas clases en series de clases libres de conflictos de escritura.
Se ha realizado asimismo optimizaciones a dicho esquema básico para problemas en los que el patron de acceso a memoria deteriora el rendimiento del metodo original.
Los resultados obtenidos sobre un conjunto de códigos irregulares reales(dinamica molecular, ecuaciones diferenciales,etc) demuestran en la mayoria de los casos un mejor rendimiento del metodo desarrollado con respecto al obenido por paralelizadores actuales, y siempre con un menor gasto de memoria extra y una mayor
