En esta tesis se desarrollan un modelo para la estimacion de la potencia consumida por los circuitos digitales dcfl/sacfl, asi como un modelo de estimacion del area ocupada. Los anteriores modelos, junto con uno temporal basado en una formulacion polinomico-tabular, se utilizan en la optimizacion de las prestaciones de los circuitos utilizando estrategias de dimensionado de los amplificadores seguidores involucrados y de dimensionamiento de las puntas. Se proponen herramientas prototipo con las que se realiza la optimizacion.
© 2001-2024 Fundación Dialnet · Todos los derechos reservados