Resumen de Diagnosis multinivel efecto-causa de fallos múltiples en circuitos con estructura 'scan' basada en su mapa de operación: estrategia de aproximación jerárquica y entorno de soporte
EN ESTE TRABAJO SE PRESENTA UNA NUEVA ESTRATEGIA DE APROXIMACION JERARQUICA A LA DIAGNOSIS EN CIRCUITOS DIGITALES CON ESTRUCTURA 'SCAN'. LOS CIRCUITOS SON DESCRITOS DURANTE SU TAREA DE VERIFICACION EN VARIOS NIVELES: MODULOS LOGICOS (DOMINIO RESTRINGIDO DE FALLOS DE TIPO STUCK-AT), ELEMENTOS LOGICOS (FALLOS DE TIPO STUCK-AT) O TRANSISTORES MOS (FALLOS DE LOS TIPOS STUCK-ON Y STUCK-OPEN), O DESCRIPCIONES MIXTAS CON ESTOS ELEMENTOS. EL PROCESO DE VERIFICACION COMIENZA EN EL NIVEL SUPERIOR (MODULOS LOGICOS), DETERMINANDO EN SUCESIVOS PASOS ZONAS DEL CIRCUITO EN LAS QUE SE DEBE REALIZAR UNA DIAGNOSIS MAS PRECISA MEDIANTE LA EXPANSION DE ALGUNO DE LOS MODULOS, HASTA LLEGAR AL NIVEL INFERIOR (TRANSISTORES MOS). ESTA ESTRATEGIA SE ASIENTA EN UN ENTORNO DE SOPORTE QUE CONTIENE HERRAMIENTAS SOFTWARE DE TEST, SOPORTADAS POR UNA ESTRUCTURA DE DATOS COMUN DENOMNADA MAPA DE OPERACION QUE DESCRIBE EL COMPORTAMIENTO DE UN CIRCUITO BAJO TEST. EN EL ENTORNO DE TEST SE ENCUENTRA UN ATPG PARA FALLOS SIMPLES DE LOS TIPOS STUCK-AT, Y STUCK-ON MEDIANTE UN ALGORITMO DETERMINISTA BASADO EN SENSIBILIZACION DE CAMINOS QUE PERMITE GENERAR VECTORES DE TEST CON CAPACIDAD DE DIAGNOSIS ELEVADA, UN LOCALIZADOR DE FALLOS BASADO EN UN METODO EFECTO-CAUSA DENOMINADO ALGORITMO DE ELIMINACION PARA FALLOS MULTIPLES DE ESTOS TIPOS, QUE PERMITE LIMITAR A PRIORI LA MAXIMA MULTIPLICIDAD DE FALLOS A DIAGNOSTICAR Y UN PROGRAMADOR AUTOMATICO DE UN EQUIPO DE TEST.
