Nuevas técnicas hardware y software para análisis de datos con redes neuronales

• Autores: Nicolás Medrano Marqués
• Directores de la Tesis: José Barquillas Pueyo (dir. tes.)
• Lectura: En la Universidad de Zaragoza ( España ) en 1998
• Idioma: español
• Tribunal Calificador de la Tesis: Armando Roy Yarza (presid.), Luis Ángel Barragán Pérez (secret.), José Antonio Corrales González (voc.), José Antonio Cantero Espejo (voc.), Joan Cabestany Moncusí (voc.)
• Materias:
  • Física
    • Electrónica
  • Ciencias tecnológicas
    • Tecnología de los ordenadores
      • Diseño de sistemas de calculo
• Texto completo no disponible (Saber más ...)
• Resumen

  • El trabajo presentado ofrece, en primer lugar, un análisis en profundidad de los mapas autoorganizados o mapas de Kohonen, modelo neuronal de aprendizaje no supervisado de gran difusi]on. Entre otras cuetiones, es propone una nueva técnica de representaci]on de datos multidimensionales basada en este modelo, mostrándose diversas aplicaciones y un análisis comparativo con otras técnicas de proyecci]on convencionales.

    A continuaci]on se aborda el estudio del modelo neuronal del perceptr]on multicapa, el de más amplio uso en aplicaciones reales, prestando atenci]on a diversas técnicas de aprendizaje, susceptibles de ser utilizadas en la práctica. El prop]osito del estudio es recopilar la numerosa informaci]on útil desde el punto de vista práctico que suele aparecer dispersa en la literatura.

    Asimismo se estudian las diversas técnicas de implementaci]on de los sistemas neuronales artificiales, haciendo especial énfasis en las implementaciones electr]onicas, tanto anal]ogicas como digitales, valorando pros y contras de ambas tecnologías. En este sentido, se presenta un prototipo de neuroemulador, construido mediante dispositivos FPGA, diseñado para emular mapas de Kohonen. Posteriormente, se plantea una arquitectura para neuroemulador de prop]osito general, evaluándose sus prestaciones aplicándola a la emulaci]on del perceptr]on multicapa. Este modelo de neuroemulador es implementable con tecnología FPGA y dispone, como innovaci]on más destacable, de un bus de datos segmentable, que puede ser utilizado simultáneamente por varias unidades de proceso, reduciendo considerablemente los tiempos necesarios para tareas de comunicaciones entre procesadores. Además, la construcci]on de las estructuras electr]onicas principales (unidades de cálculo y control) sobre tecnologías programables (FPGA) permite establecer la configuraci]on más adecuada al tipo de operaciones y precisi]on necesarios en cada momento, sin más q