Mecanismos adaptativos para la captación de instrucciones en procesadores superescalares
- Autores: Daniel Ángel Chaver Martínez
- Directores de la Tesis: Manuel Prieto Matías (dir. tes.), Luis Piñuel Moreno (codir. tes.)
- Lectura: En la Universidad Complutense de Madrid ( España ) en 2006
- Idioma: español
- Tribunal Calificador de la Tesis: Francisco Tirado Fernández (presid.), Emilio López Zapata (secret.), Mateo Valero Cortés (voc.), Javier Díaz (voc.), José María Llaberia Griño (voc.)
- Materias:
- Texto completo no disponible (Saber más ...)
- Resumen
La presente tesis doctoral se encuentra enmarcada en un área de investigación de creciente importancia en los últimos años, que estudia la reducción del consumo de energía y potencia de los procesadores superescalares. El aumento exponencial de la complejidad de estos, ha traído consigo un aumento similar en el consumo, que en muchos casos obliga a replantear los diseños de sus estructuras.
Entre los diferentes mecanismos que componen el procesador, uno de los más importantes es el que se encarga de la captación de las instrucciones. En una de sus organizaciones más comunes, este consta de una cache de instrucciones, en donde se almacena el programa, y de un predictor de saltos. Existen múltiples alternativas que mejoran el rendimiento de este diseño. Sin embargo, dichas alternativas también elevan el consumo de energía del chip, por lo que en muchos casos resultan inadecuadas.
En la primera parte de esta tesis, se propone una nueva organización para el predictor de saltos, en la que se combinan diversas configuraciones de diferente complejidad, de manera que se pueda utilizar la más indicada en cada momento. Los resultados obtenidos son muy satisfactorios, pues se logra reducir tanto el consumo energético del propio predictor, como el del procesador en su totalidad, sin apenas afectar la rendimiento de este.
En la segunda parte del trabajo, se amplía la técnica adaptativa a todo el mecanismo de captación de instrucciones, proponiendo un diseño en el que se combinan distintos mecanismos con diferente grado de sofisticación, y se selecciona dinámicamente el utilizado en cada momento según las necesidades que muestra el programa. Al igual que en el caso anterior, el diseño permite obtener notables mejoras en el consumo de energía y potencia, sin afectar al rendimiento global del procesador (que llega incluso a mejorarse en algunos casos).
